El BUS I 2 C i l’iBUTTON

El Bus I 2 C És un bus que va ser dissenyat per Philips i que permet l’intercanvi d’informació bidireccional amb només dos fils. Permet que cicuits integrats i mòduls OEM puguin interactuar entre si a velocitats relativament lentes. Utilitza informació sèrie, utilitzant un connector per controlar el timming (pols de rellotge) i un altre per intercanviar dades.

Aquest bus es basa en tres senyals: SDA (System Data) pel que viatgen les dades entre els disposius. SCL (System Clock) pel que transiten els polsos de rellotge que sincronitzen el sistema. GND (Massa) interconnectada entre tots els dispositius “enganxats” al bus. El Bus I 2 C

Les línies SDA i SCL són del tipus drenador obert, similars a les de col·lector obert però associadas a un transistor d’efecte de camp (ó FET). S’ha de posar en estat alt (connectar a l’alimentació mitjançant resistors Pull-Up) per construir una estructura de bus que permeti connectar en paral·lel múltiples entrades i sortides.

El Bus I 2 C

Definicions: Mestre (Master): Dispositiu que determina la temporització i la direcció del tràfic de dades en el bus. És l’únic que aplica els polsos de relllotge en la línia SCL. Quan es connecten diferents dispositius mestres a un mateix bus la configuració obtinguda es denomina "multi-mestre". Esclau (Slave): Qualsevol dispositiu connectat al bus que es incapaç de generar polsos de rellotge. Reben senyals de comandes i de rellotge provinents del dispositiu Mestre.

Començament (Start): Succeeix quan un dispositiu Mestre fa una ocupació del bus, generant aquesta condició. La línia de dades (SDA) passa a estat baix mentres que la línia de rellotge (SCL) es manté en estat alt. Bus Desocupat (Bus Free): Estat en el qual les dues línies (SDA i SCL) estan inactives, presentant un estat lògic alt. Únicament en aquest moment és quan un dispositiu Mestre pot començar a fer ús del bus.

Parada (Stop): Un dispositiu Mestre pot generar aquesta condició deixant lliure el bus. La línia de dades pren un estat lògic alt, així com la de rellotge es manté també en aquest estat. Dada Vàlida (Valid Data): Succeeix quan una dada present en la linia SDA és estable mentres que la línia SCL està en nivell lògic alt.

Format de Dades (Data Format): La transmisió de dades a través d’aquest bus consta de 8 bits de dades (ó 1 byte). A cada byte el segueix un nové pols de relllotge durant el qual el dispositiu receptor del byte ha de generar un pols de reconeixement, conegut com ACK (del anglès Acknowledge). Això s’aconsegueix situant la línia de dades a un nivell lògic baix mentres transcorre el nové pols de rellotge.

Direcció (Address): Cada dispositiu disenyat per funcionar en aquest bus disposa de la seva i única direcció d’accès, que ve pre-establerta pel fabricant. Hi ha dispositius que permeten establir externament part de la direcció d’accès. Això permet que una sèrie del mateix tipus de dispositius es puguin conectar en un mateix bus sense problemes d’identificació. La direcció 00 és la denominada "d’accès general", per la qual responen tots els dispositius connectats al bus.

Lectura/Escriptura (Bit R/W): Cada dispositiu disposa d’una direcció de 7 bits. El vuité bit (el menys significatiu ó LSB) enviat durant l’operació de direccionament correspon al bit que indica el tipus d’operació a realitzar. Si aquest bit és alt, el dispositiu Mestre llegeix informació provinent d’un dispositiu Esclau. En canvi, si aquest bit fos baix, el dispositiu Mestre escriuria informació en un dispositiu Esclau.

A la darrera actualització (versió 2.1) de les especificacions del bus I 2 C, s’inclouen tots els detalls de l’interfaç estàndard d’aquest bus, així com també les especificacions de totes les millores, que inclouen: Mode Ràpid. Mode d’Alta Velocitat. Adreces de 10 bits. Detalls sobre el canvi de nivell bidireccional (level-shifting). Especificacions del bus I 2 C

Fins el 1992, el bus I 2 C va ser principalment usat per a la transferència de dades de control i informació d’estat amb una taxa de bit original de 100 kbit/s. Mode Ràpid I 2 C (Fast-mode)

A partir del 1992, com es va voler transferir text i dades, va ser necessari millorar les especificacions, incloent el mode Ràpid (Fast-mode), amb taxes de fins a 400 kbit/s. Des de 1992 tots els dispositius inclouen una interfaç de bus I 2 C de mode Ràpid (Fast-mode), que també és compatible amb dispositius de mode estàndard Mode Ràpid I 2 C (Fast-mode)

Els avenços en RAMs sèrie d’alta velocitat i en sistemes de telecomunicacions han creat demanda de busos que treballin a altes velocitats i amb diverses fonts d’alimentació. El mode d’alta velocitat dels I 2 C satisfà aquestes necessitats sense haver de sacrificar la seva compatibilitat amb els dispositius existents de mode Estàndard i Ràpid, ni tampoc la seva simplicitat de baix cost. En un mestre d’alta velocitat hi ha 2 pins extra, que si no són usats, els hi poden ser assignades altres funcions I/O, fent del I 2 C una solució extremadament flexible. Mode d’alta velocitat del bus I 2 C (High-speed mode I 2 C-Bus)

Amb velocitats de fins a 3.4 Mbits/s, aquest mode assegura la capacitat del bus I 2 C de suportar futures i existents taxes de transmissió de dades a alta velocitat per a aplicacions tals com EEPROM i memoria Flash. Mode d’alta velocitat del bus I 2 C (High-speed mode I 2 C-Bus)

Les direccions de 10 bits no afecten les direccions de 7 bits existents, permetent la compatibilitat de connexió de dispositius amb adreces de 7 ó 10 bits al mateix bus I 2 C. A més, aquests dos tipus de dispositius poden ser usats en qualsevol dels modes Estàndard, Ràpid o d’alta velocitat. Les direccions de 10 bits permeten usar fins a 1024 adreces adicionals per a prevenir els problemes amb la col·locació d’adreces a dispositius esclaus, quan el nombre de dispositius I 2 C s’expandeix ràpidament. Això no canvia el format de les adreces ja definides de 7 bits, ja que s’usen adreces reservades que apareixen en les especificacions existents. Direccions I 2 C de 10 bits

La simple inclusió de dos transistors de baix cost, col·locats entre diferents seccions de nivells de voltatge del bus I 2 C, separa i transfereix els nivells lògics de voltatge de les línies del bus a qualsevol costat del level-shifter. Aquest sistema també permet usar el level-shifter per a aillar del bus una secció de dispositius que han patit una baixada de potència, deixant que els dispositius amb potència puguin treballar normalment. Level-shifting I 2 C

Alhora, les especificacions del bus I 2 C s’han extés per a dispositius que treballen per sota dels 2.7 V. Aquest fet, juntament amb la compatibilitat de subministrar potència als dispositius tant de baix com alt consum amb el level-shifter bidireccional, assegura que el bus I 2 C serà el bus sèrie més escollit per a sistemes futurs en aquest segle. Level-shifting I 2 C

iBUTTON Una targeta intel·ligent és un targeta plàstica del tamany d’una targeta de crèdit, amb un xip que emmagatzema informació en forma electrònica per que pugui ser utilitzada i traspassada de manera fàcil, segura i precisa. Les aplicacions més comuns, i que actualment funcionen amb èxit a tot el món, es troben en terrenys com el comerc electrònic, control d’accès, moneder electrònic i emmagatzematge de dades escolars i mèdiques entre d’altres coses.

Un iButton© és bàsicament un xip contingut dins d’una envoltura d’acer inoxidable de 16 mm de diàmetre. L’envoltura és suficientment robusta per resistir les pitjors condicions ambientals.iButton© La seva condició de durabilitat la fa ideal per aplicacions en les que la informació requereix viatjar amb una persona o un objecte.

- Anell - Clauer - Cartera o targetes del tamany d’una targeta de crèdit entre d’altres dispositius. - Rellotge Així un iButton© pot ser fixat en:

Existeixen tres tipus diferents d’iButton©: iButton© de Memòria: Capacitat de 64Kb per emmagatzemar i actualitzar informació. - iButton© Criptogràfic: Microprocessador, accelerador Matemàtic, encriptador/ desencriptador, Màquina Virtual Java. - iButton© Termocron: Registre de temps, Temperatures, Rellotge/Calendari, Bitàcola per registres, 512kb adicionals.

FUTUR: Dia a dia creix el número d’aplicacions a les que s’integra la tecnologia iButton©, entre elles es troben: control d’accès, control en el transport de productes, identificació electrònica i comerç electrònic. Tecnologia Virtual desenvolupa solucions que integren de manera exitosa les tecnologies de targetes intel·ligents i iButtons d’acord amb les necessitats específiques dels clients.

BIBLIOGRAFIA: "El bus I2C". Dominique Paret. PARANINFO, 1995.

El Bus I 2 C TREBALL REALITZAT PER: Joan Manel PALOS David PÉREZ Alexis PORRO