PCI.

Slides:



Advertisements
Presentaciones similares
Capítulo I Gestión de E/S 1.- Gestión de E/S 2.- Hardware de E/S 3.- Software de E/S.
Advertisements

Dispositivos de Entrada y Salida
CONTROLES ELÉCTRICOS Y AUTOMATIZACIÓN EE - 621
Procesador El sistema computador se centra en un procesador Aparece la Entrada /Salida Pero un procesador es una piedra si no se comunica con el exterior.
Multiprocesadores 3.1 Dominios de aplicación
PCI & AGP. PCI (Peripheral Component Interconnect ) Desarrollado por INTEL alrededor de Se trata de un bus de 32 bits cuya primera especificación.
Periféricos e Interfaces Ingeniería en Informática
1. Introducción Estructura básica de un computador.
Desarrollos con interfaz PCI J. P. Oliver, S. Fernández Instituto de Ingeniería Eléctrica Facultad de Ingeniería Universidad de la República.
Ranuras de expansión Puertos
PCI II.
JULIO BERNA. Los procesos de usuario emiten peticiones de entrada/salida al sistema operativo. Las peticiones se procesan de forma estructurada en las.
El Sistema de Memoria. Contenido Arquitectura del sistema Arquitectura del DIMM Descripción del reloj Arquitectura del chip RAM Latencia de Memoria Detección.
Gustavo Andrés Uribe Gómez
Entrada/Salida.
Bus PCI. PCI: Peripheral Component Interconnect (Intel 1993).
Instalación y reemplazo de componentes internos
©2005, José Mª Foces Morán El bus PCI (Peripheral Component Interconnect) Introducción general y descripción funcional.
Organización del Computador 1
Semana 4 - periferico.
CECyTEC CESAR GALINDO MIGUEL ALVAREZ I “C”
RANURAS DE EXPANSIÓN.
Vista General del Funcionamiento del Computador y sus Interconexiones
Partes de un Ordenador.
La unidad central de procesamiento o CPU
Operación de Micros e Interfaces
1 Universidad Surcolombiana Tecnologia en desarrollo de software Introduccion a la tecnologia “ BUS Y PUERTO” Por : Holman Alexis Robayo Garcia.
PCI Proviene de las Siglas de ( Peripherial Components Interconet) o Componentes Periféricos Interconectados.
Sara Janeth Quiroz Santa Maria Alejandra Delgado.
Buses de datos Carlos José valencia Lili Andrea morales introd
Overview Sistemas Computacionales
Bus I2C Bus serie síncrono. (+-) SDA: datos SLC: reloj kbits/s (pero también kbits/s y 3.4Mbits/s)
INTRODUCCIÓN A LAS COMUNICACIONES DE DATOS José Estay A.
I2C (Inter-Integrated Circuit) (Modo Maestro-Esclavo )
Introducción a las tecnologías informáticas Oscar F. Bedoya L. Oficina Edificio 331.
VGA VIDEO GRAPHICS ADAPTER MODO TEXTO Y GRAFICO MODO TEXTO - DOS COLORES 720 X 400 PIXELES MODO GRAFICO - 16 COLORES 640 X 480 PIXELES SVGA SUPER VIDEO.
PUERTO AGP (ACELERATED GRAPHICS PORT)
“Organización y Arquitectura de Computadores” William Stallings
DDR3 – GB/s 1800 MHz. MEMORIA DINAMICA 1.MEMORIA DRAM. MEMORIA SINCRONICA 2. MEMORIA SRAM. MEMORIA SINCRONICA 3. MEMORIA SDRAM.
Familia x86.
Organización del Computador 1
El Microprocesador.
Memoria RAM Sigla de Random Access Memory (‘memoria de acceso aleatorio’), memoria principal de la computadora, donde residen programas y datos, sobre.
Tema: Componentes físicos de una computadora
Tipos de Socket.
Clase 13: Protocolo de Comunicación I 2 C. 2009/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos.
PARTES DE LA TARJETA MADRE.
1 Señales del bus. 2 Expansión del bus El tamaño (cantidad de líneas) del bus depende de talla de la data (Word, unidad de datos) que será transferido.
Teoría de Sistemas Operativos Sistema de I/O. 2 Introducción Una de las funciones principales del sistema operativo es el control de todos los dispositivos.
ISC. EDER CHAVEZ ACHA.  Procesa los datos que provienen del CPU y los retransmite en forma de señales eléctricas a un periférico de salida de datos (monitor,
COMPATIBILIDAD Este bus es compatible con el bus ISA pero mejora la respuesta gráfica. Solucionando el problema de la insuficiencia de flujo de datos de.
El microprocesador, o simplemente procesador, es el circuito integrado central y más complejo de una computadora u ordenador; a modo de ilustración, se.
En el ámbito de los servidores reinan los procesadores, las memorias y los discos duros. En líneas generales, el hardware interno de los servidores de.
TECNOLOGÍAS DE MEMORIA
I.- COMPONENTES BÁSICOS DE UNA MICROCOMPUTADORA
INTEGRANTES: ONEIDA OSORIO VILLA, JUAN CAMILO SÁNCHEZ BAENA, JOANNA SÁNCHEZ, LUISA VILLA, JIMMY MORALES, BRIAM ZAMBRANO.
ESTA PRESENTACION FUE HECHA POR: SLOT DE EXPANSIÓN.
I.- COMPONENTES BÁSICOS DE UNA MICROCOMPUTADORA
Son todas las partes tangibles de una computadora.
Republica Bolivariana de Venezuela Universidad Alonso de Ojeda Facultad de Ingeniería Escuela de Computación Ing. Prof. Leonel Sequera Entrada y Salidas.
¿Qué es la memoria DDR? ¿Qué es la memoria DDR? DDR SDRAM es la abreviatura para Double Data Rate Synchronous Dynamic Random Access Memory (Memoria de.
SISTEMAS DE INFORMACIÓN TECNOLOGÍAS DE LOS SISTEMAS DE INFORMACIÓN ARQUITECTURA Ing. Rodolfo Spagnuolo.
HARDWARE Fuente principal:.
Arquitectura de PCs Arquitectura básica del PC. Introducción El PC es el resultado de una especificación técnica de IBM El hardware se organiza de forma.
Organización del Computador 1 C13 buses. Buses Interconexiones en un computador.
INTEGRANTES: JULIANA ANDREA LARGO AGUDELO LINA MARIA RUIZ JARAMILLO YENNI YISELA CARDONA ESTEFANNY CHAVARRIA MARIN GRADO: 10°2.
Entrada/Salida.
TIPOS DE BUSES Y MEDIOS DE TRANSMISION DE DATOS
[ E/S ] Buses Tipos de buses Präsentation.
estructura de un bus
Transcripción de la presentación:

PCI

Características generales Denominado Bus de Expansión o Bus de Sistema Adoptado por Intel a partir de los pentium ISA => EISA => VESA => PCI Síncrono: Freq=33 MHz. (66 MHz) 32 líneas de Datos/Direcciones (64) Tasa de transferencia de 132 MB/s Bus múltiple. Varios segmentos interconectados por interfaces de bus (pci-pci, pci-?)

Ubicación (ayer) Interfaz/ Mem controler Procesador Cache Memoria Adaptador Audio Vídeo LAN SCSI Adaptador Bus expansion E/S básico

Ubicación (hoy)

Protocolo Tres tipos de Dispositivos: Ciclo mínimo de 2 periodos Maestros (Initiators): Inician una transacción Esclavos (Targets): Contestan a una transacción Interfaces de bus (Host-PCI, PCI-PCI, PCI-?) Ciclo mínimo de 2 periodos Fase de dirección Fase de datos La fase de datos puede repetirse “indefinidamente” (ciclos burst indefinidos)

patillaje

Arbitraje Un árbitro centralizado. Líneas de petición REQ# Líneas de cesión GNT# Las líneas dedicadas por dispositivo pinchado (slot) El arbitraje no consume ciclos de reloj del bus (no se usan transacciones en el bus para resolverlo)

Cronograma arbitraje

Tipos de transacciones. C/BE[3:0] Reconocimiento de Interrupción 0000 Ciclo Especial 0001 Lectura I/O 0010 Escritura I/0 0011 Reservado 0100 0101 Lectura de Memoria 0110 Escritura de Memoria 0111 1000 1001 Lectura de Configuración 1010 Escritura de Configuración 1011 Lectura múltiple de memoria 1100 Ciclo de Dirección Dual (64 A) 1101 Lectura de Línea de Memoria 1110 Ciclo de Escritura e Invalidación 1111 C/BE[3:0]: Durante el periodo de dirección contiene el código de la transacción. Durante la fase de datos contiene la “habilitación de la vía de datos”

Transacción de Lectura

Transacción de Reconocimiento de Interrupción

Transacción protegida

Transacción de 64 bits de datos (opcional) Son un conjunto de líneas que permiten transacciones de 64 bits. Para poder utilizarlo, el iniciador primero debe solicitar la disponibilidad del dispositivo: REQ64#. El dispositivo debe responder indicando que es capaz de ese tipo de transacciones: ACK64# Entonces el iniciador trabajará con las líneas accesorias AD[63:32], C/BE[7:4], PAR64 Parity Upper DWORD is the even parity bit that protects AD[63:32] and C/BE[7:4]#.

continuará...