Anastasia del Pino Ramos Mayor Nayarit Santana Pacheco BUSES DEL SISTEMA Anastasia del Pino Ramos Mayor Nayarit Santana Pacheco

MODULO ANTERIOR (sobre buses) Estructura Elementos de Diseño Arbitraje etc

Estructura del Tema Conceptos Generales Front-Side Bus Bus de Memoria Buses de E/S Bus ISA Bus Micro Channel Bus EISA Buses Locales VESA Local Bus Bus PCI Bus AGP Bus PCI Express

Conceptos Generales Necesidad de una jerarquía de buses (al menos 3 clases de buses): Front-Side Bus Bus de Memoria Buses de E/S

Conceptos Generales ¿Por qué? Diferencia de velocidad entre dispositivos Aumento de la demanda de transferencia para el bus Número de dispositivos conectados

Estructura del Tema Conceptos Generales Front-Side Bus Bus de Memoria Buses de E/S Bus ISA Bus Micro Channel Bus EISA Buses Locales VESA Local Bus Bus PCI Bus AGP Bus PCI Express

FRONT-SIDE BUS (Bus del Procesador) Conecta el procesador con el puente norte Transmite a la velocidad máxima que soporta la placa madre entre 66 MHz y 800 MHz

BUS DE MEMORIA Conecta el procesador con la memoria principal a través del puente norte Velocidad de transferencia en función del tipo de memoria para el que haya sido diseñado el chip Mejor opción: la misma velocidad que el FSB

Estructura del Tema Conceptos Generales Front-Side Bus Bus de Memoria Buses de E/S Bus ISA Bus Micro Channel Bus EISA Buses Locales VESA Local Bus Bus PCI Bus AGP Bus PCI Express

BUSES DE E/S Existen diversos tipos Su existencia permite ampliar la funcionalidad del pc Algunas extensiones vienen incluidas en la placa madre: interfaces IDE, puertos USB, puertos serie, puerto paralelo, etc.

BUS ISA ISA = Industry Standar Architecture Creado en el 1981 Bus de 8 bits (4,77MHz) Se extiende a bus de 16 bits (8,33 MHz) En desuso desde los 90’s

BUS MICRO CHANNEL(MCA) MCA = Micro Channel Architecture o Arquitectura de micro canal Surge tras aparecer los chips de 32 bits Creado por IBM para sistemas PS/2 con el fin de sustituir al bus ISA Llegaba a alcanzar los 20 MBps

BUS EISA EISA = Extended Industry Estándar Architecture Creado en 1988 por un grupo de compañías, principalmente Compaq Se pretendía evitar el monopolio creado por IBM con el MCA Compatible con ISA , esto le obligó a funcionar a 8,33 MHz

Estructura del Tema Conceptos Generales Front-Side Bus Bus de Memoria Buses de E/S Bus ISA Bus Micro Channel Bus EISA Buses Locales VESA Local Bus Bus PCI Bus AGP Bus PCI Express

BUSES LOCALES Relativamente lentos Solución: mover ranuras de E/S hacia la zona donde el bus es local a la CPU

BUS LOCAL VESA Creado por el comité: Video Electronics Standards Asociation Bus de 32 bits Compatible con ISA Diseño demasiado ligado al procesador 486 Diseñado para velocidad máxima de 33 MHz (133 MBps), ancho de banda del primer 486

BUS PCI PCI = Peripheral Component Interconnect Desarrollado por Intel en 1992 surge como alternativa al bus EISA No es un bus local, es un bus intermedio Tamaño: 32 bits (33MHz), 64 bits (66 MHz y hasta 533 MHz)

BUS AGP AGP = Accelerated Graphics Port o Puerto de Gráficos Acelerado Diseñado a mediados de los 90’s y ya en desuso Da soporte de alto rendimiento a gráficos y vídeo Conectado directamente al FSB y funciona a la misma frecuencia

BUS PCI EXPRESS También conocido como 3GIO (Tercera Generación de E/S) Supervisado por PCI SIG (PCI Special Interest Group) Finalidad: aumentar las capacidades de buses previos: primera (ISA) y segunda generación (PCI) Diversas versiones con rendimiento: desde 250 MBps hasta 16 GBps Destinados a reemplazar los AGP

TENDENCIAS ACTUALES (i7 de Intel) Se elimina el bus de memoria que conecta el procesador con el chipset. En las placas con el X58 ahora la memoria y el procesador interactúan directamente, sin buses ni controladores de por medio. Esto debería mejorar la velocidad de una forma bastante notable. Se mantiene la compatibilidad con interfaces PCI- Express 2.0 Intel elimina el FSB, Front Side Bus, del procesador, y lo cambia por QuickPath, teóricamente más rápido y eficiente.