Datapath para las instrucciones aritméticas y lógicas

Slides:



Advertisements
Presentaciones similares
INTRODUCCION A LOS PROCESADORES
Advertisements

Simulación en VHDL del Datapath del MIPS
El modelo de Von Neumann
Diseño de la ruta de datos monociclo para la arquitectura MIPS
Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 1 Red Omega Introducción.
Diseño de Circuitos Lógicos Secuenciales1
Fernando Escribano Pro 1º de Bachillerato
ORGANIZACIÓN COMPUTACIONAL
Camino de Datos y Control
ARQUITECTURA DE COMPUTADORES - VON NEUMANN MODEL
Scheduling dinámico Scoreboarding.
REPUBLICA BOLIVARIANA DE VENEZUELA. MINISTERIO DEL PODER POPULAR PARA LA DEFENSA. UNIVERSIDAD NACIONAL EXPERIMENTAL DE LA FUERZA ARMADA NACIONAL. NÚCLEO.
Profesor: Rodrigo Sanhueza F.
CICLO DE EJECUCION DE UNA INSTRUCCION
Computación PROGRAMACIÓN.
Tema: Microprocesadores
Placa base, chipset y micropocesador
Introducción a la programación
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
Entrada / salida digital con ccs
Circuitos Secuenciales
UNIDAD 1:SISTEMA DE NUMEROS
Unidad aritmético-lógica
CLASE 11.
Aritmética y Computadores. Refresco de aritmética binaria. Operaciones aritméticas y lógicas. Construcción de una ALU para MIPS. Multiplicación y División.
ISA (Instruction Set Architecture)
Unidad 2: Organización del CPU
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Transformación de los Datos en Información leCCI Ó N 7.
TIMER 1 El módulo TIMER1 así como el TIMER0 es un temporizador/contador con las siguientes características. Trabaja con 16 bits (con 2 registros de 8 bits:TMR1H.
Scheduling dinámico Algoritmo de Tomasulo.
El procesador Creando un solo datapath. Universidad de SonoraArquitectura de Computadoras2 Introducción 1. Crear un solo datapath a partir de los datapaths.
Juego de Preguntas y Respuestas
Capítulo 5. El procesador: Camino de datos y control.
Unidad aritmético lógica
Datapath para las instrucciones de carga y almacenamiento (load/store)
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 11.
Departamento de Ingeniería de Sistemas Universidad de Antioquia
“Organización y Arquitectura de Computadores” William Stallings
CLASE 13.
El procesador Diseño del control.
CLASE 14.
TALLER SENTENCIAS REPETITIVAS (CICLOS)
Departamento de Informática. Curso LA UNIDAD DE CONTROL LECCIÓN 9. DISEÑO DE PROCESADORES USANDO CONTROL CABLEADO.
Capítulo 4 CPU y la memoria.
Informática Clase Arquitectura de la Computadora.
Organización del Computador I Verano Control Multiciclo Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Simulación en VHDL del Controlador FSM del MIPS
E.A.P. “INGENIERÍA DE SISTEMAS” UNIVERSIDAD PERUANA UNION.
PICOBLAZE RESUMEN.
Organización del Computador I Verano Aritmética (2 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
ESTADO Registro de ESTADO más utilizado  Es el registro más utilizado.  Ocupa la dirección 03 H tanto del Banco 0 como el Banco 1 de la Memoria de Datos.
Compuertas lógicas INTRODUCCION
ARQUITECTURA DE COMPUTADORES
1 Unidades funcionales de un ordenador Procesadores Memorias Dispositivos de E/S
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
Arquitecturas de Computadoras Capitulo 2 Aritmética de enteros.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
Pipeline: Peligros de datos
Unidad aritmético-lógica
El procesador Diseño del control.
Pipelining Datapath y control.
Datapath para las instrucciones aritméticas y lógicas
Datapath para las instrucciones de carga y almacenamiento (load/store)
Creando un solo datapath
Pipelining Introducción.
Pipeline: Peligros de datos
El procesador Datapath y control.
Transcripción de la presentación:

Datapath para las instrucciones aritméticas y lógicas El procesador Datapath para las instrucciones aritméticas y lógicas

Instrucciones aritmético-lógicas Sus tres operandos son registros. También conocidas como instrucciones tipo R. Incluyen las instrucciones add, and, sub, slt, etc. Ejemplo: add $t0, $t1, $t2 // $t0 = $t1 + $t2 Leen dos registros, realizan una operación aritmética o lógica y escriben el resultado en otro registro. Los 32 registros están guardados en el banco de registros. La ALU se usa para las operaciones. Universidad de Sonora Arquitectura de Computadoras

Banco de registros Para cada instrucción, hay que leer dos palabras del banco de registros y escribir una palabra. Para leer un registro se indica el número de registro. Para escribir un registro se indica el número de registro y el dato que se va a escribir. Se necesitan 5 bits para especificar alguno de los 32 registros. 25 = 32. Hay una señal de control que se pone a 1 para que la escritura se haga en el siguiente pulso de reloj. Universidad de Sonora Arquitectura de Computadoras

Banco de registros En total, el banco de registros tiene 4 entradas y 2 salidas. Universidad de Sonora Arquitectura de Computadoras

Banco de registros La escritura se hace durante los flancos del reloj. Se puede leer y escribir el mismo registro durante el mismo ciclo de reloj. Se lee lo que se escribió en el ciclo anterior. Lo escrito está disponible en el siguiente ciclo. Universidad de Sonora Arquitectura de Computadoras

ALU Líneas de control Función C3 C2 C1 C0 AND 1 OR suma resta AND 1 OR suma resta set on less than NOR C3 = Ainvert C2 = Bnegate Universidad de Sonora Arquitectura de Computadoras

Instrucciones aritmético-lógicas En resumen, el datapath para las instrucciones aritmético-lógicas utiliza: El banco de registros para leer los operandos y guardar los resultados. ALU para realizar operaciones aritméticas y lógicas. Universidad de Sonora Arquitectura de Computadoras