Descargar la presentación
La descarga está en progreso. Por favor, espere
Publicada porMaría Luisa Contreras Cabrera Modificado hace 9 años
1
Departamento de Informática. Curso 2005-20061 LA UNIDAD DE CONTROL LECCIÓN 9. DISEÑO DE PROCESADORES USANDO CONTROL CABLEADO
2
Departamento de Informática. Curso 2005-20062 RUTAS DE DATOS BÁSICAS: BUS UNICO
3
Departamento de Informática. Curso 2005-20063 ORGANIZACIÓN EN DOBLE BUS
4
Departamento de Informática. Curso 2005-20064 ORGANIZACIÓN EN TRIPLE BUS
5
Departamento de Informática. Curso 2005-20065 INFLUENCIA DE LA ARQUITECTURA EN LA EJECUCIÓN DE LAS INSTRUCCIÓN Sea la operación R 0 R 1 + R 2 En bus común: X R 1 Y X + R 2 R 0 Y Doble bus Y R 1 + R 2 R 0 Y Triple bus R 0 R 1 + R 2
6
Departamento de Informática. Curso 2005-20066 FASES EN EL DISEÑO DE UN PROCESADOR Podemos distinguir las siguientes fases: Diseño del repertorio de instrucciones Descripción de la ruta de datos Diagrama de flujo del repertorio de instrucciones Obtención del diagrama ASM Diseño de la unidad de control Diseño de la ruta de datos Verificación del prototipo
7
Departamento de Informática. Curso 2005-20067 DISEÑO DEL CONJUNTO DE INSTRUCCIONES
8
Departamento de Informática. Curso 2005-20068 DISEÑO DEL FORMATO DE LAS INSTRUCCIONES
9
Departamento de Informática. Curso 2005-20069 DESCRIPCIÓN DE LA RUTA DE DATOS Los registros de dirección tendrán 9 bits y los de datos 12 bits, el bus interno es de 12 bits y tendrá los siguientes elementos: Registro IR de 12 bits que comunica con la unidad de control para decodificar las instrucciones Registro PC de 9 bits Registro MAR de 9 bits Registro MBR de 12 bits ALU que pueda hacer sumar y restas en complemento a dos Registros A y B de 12 bits que son las entradas a la ALU
10
Departamento de Informática. Curso 2005-200610 ESQUEMA DE LA RUTA DE DATOS
11
Departamento de Informática. Curso 2005-200611 DIAGRAMA ASM
12
Departamento de Informática. Curso 2005-200612 DISEÑO DE LA UNIDAD DE CONTROL La unidad de control tiene 3 grupos de entradas: IR que contiene el código de operación y que necesita de un decodificador para hacer llegar las señales correspondientes a cada instrucción Reloj que precisa de un generador de subciclos Señales de condición provenientes de la ruta de datos
13
Departamento de Informática. Curso 2005-200613 ESQUEMA DE LA UNIDAD DE CONTROL
14
Departamento de Informática. Curso 2005-200614 SEÑALES DE CONTROL
15
Departamento de Informática. Curso 2005-200615 GENERACION DE LAS SEÑALES DE CONTROL
16
Departamento de Informática. Curso 2005-200616 DISEÑO DE LA MATRIZ DE CONTROL
17
Departamento de Informática. Curso 2005-200617 ECUACIONES LÓGICAS DE LAS SEÑALES DE CONTROL IPC = 3 HPC = 1 CPC = 4 BR + 4 BR.IN HIR = 4 LDA + 4 STA + 4 BR + 4 BR.IN CIR = 3 R = 2 + 5 LDA W = 6 STA CMAR = 1 + 4 LDA + 4 STA HMBR = 3 + 6 LDA CMBR = 5 STA HA = 4 MAB + 5 STA CA = 6 LDA + 4 ADD + 4 SUB CB = 4 MAB SUMA = 4 ADD RESTA = 4 SUB HALU = 4 ADD + 4 SUB
18
Departamento de Informática. Curso 2005-200618 ESQUEMA DE LA MATRIZ DE CONTROL
Presentaciones similares
© 2024 SlidePlayer.es Inc.
All rights reserved.