Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 1 Red Omega Introducción.

Presentación del tema: "Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 1 Red Omega Introducción."— Transcripción de la presentación:

1 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 1 Red Omega Introducción Ejemplo

2 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 2 Introducción. Una red omega es una red MIN unidireccional de 2 n X 2 n (entradas X salidas) formada por: n+1 etapas de interconexión cableadas según el patrón de barajado perfecto (rotación circular a la izquierda) y la última es la permutación identidad. n etapas de conmutación, formadas por switches binarios (de 2 X 2) Introducción. Una red omega es una red MIN unidireccional de 2 n X 2 n (entradas X salidas) formada por: n+1 etapas de interconexión cableadas según el patrón de barajado perfecto (rotación circular a la izquierda) y la última es la permutación identidad. n etapas de conmutación, formadas por switches binarios (de 2 X 2) Red Omega

3 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 3 Red Omega Introducción. Aspecto de una red omega con n = 4. 16 entradas 16 salidas, 4 etapas de conmutación y 5 etapas de interconexión. Introducción. Aspecto de una red omega con n = 4. 16 entradas 16 salidas, 4 etapas de conmutación y 5 etapas de interconexión. 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4

4 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 4 Introducción. Para su estudio se analizará como se encaminan los mensajes desde un puerto origen a un destino. Cada dirección dispondrá de n bits: Origen: O n-1, 0 n-2,.., O 1, O 0 Destino: D n-1, D n-2,.., D 1, D 0 También se pueden manejar como un único valor A = A 2n-1, A 2n-2,.., A n, A n-1,.., A 1, A 0 Cada conmutador tiene dos posibilidades: Cruzar entradas con salidas (entrada de control = 1) o pasarlas directamente (0). Introducción. Para su estudio se analizará como se encaminan los mensajes desde un puerto origen a un destino. Cada dirección dispondrá de n bits: Origen: O n-1, 0 n-2,.., O 1, O 0 Destino: D n-1, D n-2,.., D 1, D 0 También se pueden manejar como un único valor A = A 2n-1, A 2n-2,.., A n, A n-1,.., A 1, A 0 Cada conmutador tiene dos posibilidades: Cruzar entradas con salidas (entrada de control = 1) o pasarlas directamente (0). Red Omega

5 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 5 Encaminamiento. Cuando se atraviesa una etapa de interconexión se produce una rotación a la izda. en los bits de origen. En nuestra red de 16 entradas y salidas sería: C 0 = O 2, O 1, O 0, O 3 | C 1 = O 1, 0 0, O 3, O 2 | C 2 = O 0, 0 3, O 2, O 1 | C 3 = O 3, 0 2, O 1, O 0 En cada etapa de conmutación (G 0 a G n-1 ) se puede cambia el bit de menos peso que le llega (cruzar la entrada sería cambiarlo y dejarla directa no). Se puede ver por las rotaciones que se muestran arriba que en G 0 se puede cambiar O 3, en G 1 O 2, en G 2 O 1 y en G 3 O 0 Encaminamiento. Cuando se atraviesa una etapa de interconexión se produce una rotación a la izda. en los bits de origen. En nuestra red de 16 entradas y salidas sería: C 0 = O 2, O 1, O 0, O 3 | C 1 = O 1, 0 0, O 3, O 2 | C 2 = O 0, 0 3, O 2, O 1 | C 3 = O 3, 0 2, O 1, O 0 En cada etapa de conmutación (G 0 a G n-1 ) se puede cambia el bit de menos peso que le llega (cruzar la entrada sería cambiarlo y dejarla directa no). Se puede ver por las rotaciones que se muestran arriba que en G 0 se puede cambiar O 3, en G 1 O 2, en G 2 O 1 y en G 3 O 0 Red Omega

6 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 6 Ejemplo. Para ver como se encamina un mensaje y los bloqueos que produce la red vamos a resolver un caso concreto. Dir. Origen = B (1011) Dir. Destino = 6 (0110) También se pueden manejar como un único valor A = 10110110 El proceso de encaminamiento es el siguiente: Ejemplo. Para ver como se encamina un mensaje y los bloqueos que produce la red vamos a resolver un caso concreto. Dir. Origen = B (1011) Dir. Destino = 6 (0110) También se pueden manejar como un único valor A = 10110110 El proceso de encaminamiento es el siguiente: Red Omega

7 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 7 Ejemplo. La dir de entrada 1011 se debe transformar en la de salida 0110. Para ello se recorren las 4 etapas de conmutación. Por cada bit de origen que sea distinto del de destino ese bit se debe invertir. Eso se lleva a cabo en el switch de cada etapa. Cruzar la conexión equivale a invertir el bit. Pasar la conexión directa es dejarlo como está. En nuestro caso se deben invertir los bits 0, 2 y 3 tal y como se muestra: Ejemplo. La dir de entrada 1011 se debe transformar en la de salida 0110. Para ello se recorren las 4 etapas de conmutación. Por cada bit de origen que sea distinto del de destino ese bit se debe invertir. Eso se lleva a cabo en el switch de cada etapa. Cruzar la conexión equivale a invertir el bit. Pasar la conexión directa es dejarlo como está. En nuestro caso se deben invertir los bits 0, 2 y 3 tal y como se muestra: Red Omega Dir. origen 1 0 1 1 Dir. destino 0 1 1 0 Cambian (cruzar) No Cambia (no cruzar)

8 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 8 Red Omega Ejemplo: Origen 1011 C 0 O 2, O 1, O 0, O 3 0111 G 0 recibe O 3 Cruzar 0110 C 1 O 1, O 0, O 3, O 2 1100 G 1 recibe O 2 Cruzar 1101 C 2 O 0, O 3, O 2, O 1 1011 G 2 recibe O 1 No cruzar 1011 C 3 O 3, O 2, O 1, O 0 0111 G 3 recibe O 0 Cruzar 0110 C 4 O 3, O 2, O 1, O 0 0110 Destino 0110 Ejemplo: Origen 1011 C 0 O 2, O 1, O 0, O 3 0111 G 0 recibe O 3 Cruzar 0110 C 1 O 1, O 0, O 3, O 2 1100 G 1 recibe O 2 Cruzar 1101 C 2 O 0, O 3, O 2, O 1 1011 G 2 recibe O 1 No cruzar 1011 C 3 O 3, O 2, O 1, O 0 0111 G 3 recibe O 0 Cruzar 0110 C 4 O 3, O 2, O 1, O 0 0110 Destino 0110 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4

9 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 9 Red Omega Se puede trazar el mismo camino de forma más simple: A= 1 0 1 1 0 1 1 0 Se puede trazar el mismo camino de forma más simple: A= 1 0 1 1 0 1 1 0 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4 Nº salida switch Nº entr. switch Nº switch

10 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 10 Control de flujo Ahora se trata de detectar todos los conflictos que produce la red, es decir detectar las conexiones bloqueadas por el camino ya abierto. Todas las conexiones que tengan el mismo origen o destino no pueden llevarse a cabo, pero en este caso es un conflicto de recursos, independiente del tipo de red usada, por lo que no las analizaremos. Vamos a ver las conexiones que bloquea cada etapa de conmutación. Control de flujo Ahora se trata de detectar todos los conflictos que produce la red, es decir detectar las conexiones bloqueadas por el camino ya abierto. Todas las conexiones que tengan el mismo origen o destino no pueden llevarse a cabo, pero en este caso es un conflicto de recursos, independiente del tipo de red usada, por lo que no las analizaremos. Vamos a ver las conexiones que bloquea cada etapa de conmutación. Programas en ensamblador

11 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 11 Red Omega Etapa G 0 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 2, O 1, O 0 O 3 y D 3 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2 3 -1 = 7 conexiones Etapa G 0 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 2, O 1, O 0 O 3 y D 3 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2 3 -1 = 7 conexiones 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4 A = O 3 O 2 O 1 O 0 D 3 X X X A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0

12 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 12 Red Omega Etapa G 1 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 1, O 0, D 3 O 2 y D 2 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2·(2 2 -1) = 2 3 -2 = 6 conexiones Etapa G 1 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 1, O 0, D 3 O 2 y D 2 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2·(2 2 -1) = 2 3 -2 = 6 conexiones 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4 A = X O 2 O 1 O 0 D 3 D 2 X X A = X O 2 O 1 O 0 D 3 D 2 D 1 D 0

13 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 13 Red Omega Etapa G 2 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 0, D 3, D 2 O 1 y D 1 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2 2 ·(2-1) = 2 3 -2 2 = 4 conex. Etapa G 2 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado O 0, D 3, D 2 O 1 y D 1 = E/S del switch. Se bloquean las conexiones salvo Se bloquean 2 2 ·(2-1) = 2 3 -2 2 = 4 conex. 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4 A = X X O 1 O 0 D 3 D 2 D 1 X A = X X O 1 O 0 D 3 D 2 D 1 D 0

14 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 14 Red Omega Etapa G 3 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado D 3, D 2,D 1 O 0 y D 0 = E/S del switch. En este caso se ve que la salida disponible está conectada al recurso por lo que el bloqueo es independiente de la red Se bloquean 2 3 -2 3 = 0 conexiones Etapa G 3 : A = O 3 O 2 O 1 O 0 D 3 D 2 D 1 D 0 Switch usado D 3, D 2,D 1 O 0 y D 0 = E/S del switch. En este caso se ve que la salida disponible está conectada al recurso por lo que el bloqueo es independiente de la red Se bloquean 2 3 -2 3 = 0 conexiones 1 0 3 2 5 4 7 6 9 8 B A D C F E C0C0 1 0 1 0 1 0 1 0 S0,0 3 2 1 0 1 0 3 2 S0,1 5 4 1 0 1 0 5 4 S0,2 7 6 1 0 1 0 7 6 S0,3 9 8 1 0 1 0 9 8 S0,4 B A 1 0 1 0 B A S0,5 D C 1 0 1 0 D C S0,6 F E 1 0 1 0 F E S0,7 G0G0 C1C1 1 0 1 0 1 0 1 0 S1,0 3 2 1 0 1 0 3 2 S1,1 5 4 1 0 1 0 5 4 S1,2 7 6 1 0 1 0 7 6 S1,3 9 8 1 0 1 0 9 8 S1,4 B A 1 0 1 0 B A S1,5 D C 1 0 1 0 D C S1,6 F E 1 0 1 0 F E S1,7 G1G1 C2C2 1 0 1 0 1 0 1 0 S2,0 3 2 1 0 1 0 3 2 S2,1 5 4 1 0 1 0 5 4 S2,2 7 6 1 0 1 0 7 6 S2,3 9 8 1 0 1 0 9 8 S2,4 B A 1 0 1 0 B A S2,5 D C 1 0 1 0 D C S2,6 F E 1 0 1 0 F E S2,7 G2G2 C3C3 1 0 1 0 1 0 1 0 S3,0 3 2 1 0 1 0 3 2 S3,1 5 4 1 0 1 0 5 4 S3,2 7 6 1 0 1 0 7 6 S3,3 9 8 1 0 1 0 9 8 S3,4 B A 1 0 1 0 B A S3,5 D C 1 0 1 0 D C S3,6 F E 1 0 1 0 F E S3,7 G3G3 1 0 3 2 5 4 7 6 9 8 B A D C F E C4C4

15 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 15 Control de flujo Los bloqueos introducidos por la red en las diferentes etapas son: En una red de 2 n X 2 n nodos en una etapa G i (desde i=0 hasta i=n-1) La entrada de control del switch será: Se bloquearán las conexiones con el formato: Una etapa bloquea 2 n-1 - 2 i conexiones. Todas (n-2)·2 n-1 +1 Control de flujo Los bloqueos introducidos por la red en las diferentes etapas son: En una red de 2 n X 2 n nodos en una etapa G i (desde i=0 hasta i=n-1) La entrada de control del switch será: Se bloquearán las conexiones con el formato: Una etapa bloquea 2 n-1 - 2 i conexiones. Todas (n-2)·2 n-1 +1 Programas en ensamblador Entrada switch Nº switch Salida switch

16 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 16 Problemas: Dada una red omega de 8 X 8, en la que se conecta el nodo 1 al 5, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Problemas: Dada una red omega de 8 X 8, en la que se conecta el nodo 1 al 5, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Programas en ensamblador

17 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 17 Problemas: Solución: Problemas: Solución: Programas en ensamblador

18 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 18 Problemas: Dada una red omega de 16 X 16, en la que se conecta el nodo 9 al C hexa, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Problemas: Dada una red omega de 16 X 16, en la que se conecta el nodo 9 al C hexa, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Programas en ensamblador

19 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 19 Problemas: Los bloqueos Problemas: Los bloqueos Programas en ensamblador

20 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 20 Problemas: Dada una red omega de 32 X 32, en la que se conecta el nodo 19 hexa al 12 hexa, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Problemas: Dada una red omega de 32 X 32, en la que se conecta el nodo 19 hexa al 12 hexa, indicar para cada una de sus etapas de conmutación: a)Por qué switch pasa, qué entrada y salida emplea de dicho switch y qué orden debe recibir. b)Qué número de canal de entrada y salida de la etapa usa. c)Direcciones origen y destino de las conexiones que bloquearía en dicha etapa, especificando, además, cuantas son. d)Especificar también el número total de conexiones que bloquearía, contando todas las etapas. Programas en ensamblador

21 Universidad Pontificia de Salamanca (Madrid) Dpto. de Electrónica y Comunicaciones. © Alfonso Alejandre, Luis Azorín y Francisco Machío 21 Problemas: Solución: Problemas: Solución: Programas en ensamblador