Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseño de Sistemas Secuencial El buen juicio nace de la experiencia La experiencia nace del mal juicio El buen juicio nace de la experiencia La experiencia nace del mal juicio

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica NoProyectos Vigentes Fecha limite 1 Alarma y Aviones 2 Multiplexor 3 Sumador de 2 números binarios de 8 Bits C/n (2 sn74283) Comparador de 2 números binarios de 8 Bits C/n (2 sn7485) 4 Decodificador de BCD a 7 Segmentos, (0 a 9 ) y del 10 al 15 palabra de seis letras 5 Convertidores de c ó digo Lunes 29 6 Generaci ó n de la se ñ al de sincron í a Viernes 2 7 Dise ñ o Secuencial 8 Contador

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica LUNESMARTESMI É RCOLESJUEVESVIERNES 6 PA6 Dise ñ o Secuencial 78 Dise ñ o Secuencial 910 Dise ñ o Secuencial 1314 PA715 D í a del Maestro 1617 Dise ñ o Secuencial 20 Dise ñ o Secuencial 21 PA822 Dise ñ o Secuencial 2324 Dise ñ o Secuencial EF M1 30 EF M2 31 EF M3 3 EF M El examen final es a las 7 a. m. en la sala de informática, el día programado

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Metodología de Diseño Sistemas Secuenciales con el uso de HDL y su implementación en un PLD 1.- Especificar el sistema (Diagrama de transición) 2.- Determinar la cantidad de Flip Flops 3.- Asignar valores a los estados 4.- Diagrama de Bloque (entradas y salidas) 5.- Construir la tabla de estado siguiente 6.- Codificación en ABEL-HDL a) entradas y salidas b) Sincronización de los Flip Flops c) Asignación de valores a los estados d) definir la secuencia (state_diagram o Truth_table) e) Simulación 7.- Implementación

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseñe un Sistema Secuencial que controle el llenado de un Tanque con las siguientes características:

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseñe un Sistema Secuencial que controle el llenado de un Tanque con las siguientes características:

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica a) El sistema consta de dos bombas llamadas "A" y "B" b) Un sensor de nivel "H", H=1 Tanque lleno y H=0 Tanque vacío. c) Partiendo de que el Tanque se encuentra vacío (H=0), el llenado deberá iniciarse encendiendo la bomba "A" hasta llenar el Tanque (H=1), y entonces se apaga.

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse encendiendo la bomba "B", hasta llenar el Tanque (H=1), y entonces se apaga. e) Si se vacía de nuevo el Tanque, el llenado deberá hacerse con la bomba "A" y así sucesivamente con la finalidad de que las bombas se alternen en su funcionamiento.

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de transición

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Determinar la cantidad de Flip Flops. Estados Cantidad de Flip Flops 21 3 o 42 5 a 83

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Asignar los valores a los estados Estados Asignación de valores a los estados Q1Q0 E0 00 E1 01 E2 10 E3 11

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Tabla de estados Estado Presente Estado siguiente H=0H=1 E0 E1 E2E1 E2 E3 E0E3

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Tabla de estados Estado Presente Estado siguienteSalidas H=0H=1BABB E0 E110 E2E100 E2 E301 E0E300

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Determinar las entradas y salidas

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Pasos en la programación 1.- Entradas y salidas 2.- Sincronización 3.- asignar valores 4.- State_diagram o Truth_table 5.- Simulación

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL MODULE DBOMBAS Entradas Clk, H Pin 1,2; " Salidas Combinacionales BA,BB Pin 19,18 istype'com'; " Salidas Registradas Q1,Q0 pin 17,16 istype'reg';

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL " Conectar el Clk a los dos Flip Flops sincronizar DECLARATIONS Sreg=[Q0,Q1]; EQUATIONS Sreg.clk=Clk;

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL " Asignar Valores a los estados DECLARATIONS E0=[0, 0]; E1=[0, 1]; E2=[1, 1]; E3=[1, 0]; Estados Asignación de valores a los estados Q1Q0 E0 00 E1 01 E2 11 E3 10

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL state_diagram Sreg; state E0: BA=1;BB=0; if H then E1 else E0; state E1: BA=0;BB=0; if H then E1; if !H then E2; state E2: BA=0;BB=1; if !H then E2 else E3; state E3: BA=0; BB=0; if H then E3 else E0; Estado Presente Estado Próximo H=0H=1 E0 E1 E2E1 E2 E3 E0E3

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL Test_vectors ([Clk,H]->[BA,BB]) [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; END

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Programación con Truth_table en modo secuencial :> Truth_Table ([Entrada, Estado presente] :> [Estado siguiente])

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica MODULE dbn Clk,H pin 1,2; BA,BB pin 19,18 istype 'com'; Q1,Q0 PIN 17,16 ISTYPE 'REG'; Sincronización UANL=[Q1,Q0]; equations UANL.Clk=Clk;

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Truth_table ([H, Q1,Q0]:>[Q1,Q0]) [0, 0,0]:>[0,0]; [0, 0,1]:>[1,0]; [0, 1,0]:>[1,0]; [0, 1,1]:>[0,0]; [1, 0,0]:>[0,1]; [1, 0,1]:>[0,1]; [1, 1,0]:>[1,1]; [1, 1,1]:>[1,1]; Estados Q1Q0 E000 E101 E210 E311

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Truth_table ([Q1,Q0]->[BA,BB]) [0,0]->[1,0]; [0,1]->[0,0]; [1,0]->[0,1]; [1,1]->[0,0]; EstadosQ1Q0BABB E00010 E10100 E21001 E31100

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica test_vectors ([Clk,H]->[BA,BB]) [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; [.c.,0]->[.x.,.x.]; [.c.,1]->[.x.,.x.]; END

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseñe un Sistema Secuencial usando la Máquina de Moore que controle el llenado de un Tanque con las siguientes características: El sistema consta de tres bombas llamadas "A", "B" y C y un sensor de nivel "H" que indica con H=1 Tanque lleno y con H=0 Tanque vacío, el sistema deberá de trabajar bajo la siguiente secuencia: a) Partiendo de que el Tanque se encuentra vacío, el llenado deberá iniciarse con la bomba "A" hasta llenar el Tanque (H=1) y entonces desconectarlo. b) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "B" hasta llenar el Tanque y entonces desconectarla.

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica c) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "C hasta llenar el Tanque y entonces desconectarla. d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "A" y así sucesivamente con la finalidad de que las tres bombas se alternen en su funcionamiento.

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Como seria el diagrama de transición ?

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica 3 Flip Flops Q2Q1Q0 E0000 E1001 E2010 E3011 E4100 E5101

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica 3 Flip Flops Q2Q1Q0 E0000 E1001 E2010 E3011 E4100 E5101 E6110 E7111 Que Hacer con E6 y E7 ?

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Estado Presente Estado siguienteSalidas H=0H=1 BABBBC E0 E1 100 E2E1 000 E2 E3 010 E4E3 000 E4 E5 001 E0E5 000 E6E0 000 E7E0 000

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica 1 Module tresb Entrdas Clk, H PIN 1,2; Salidas Comb BA,BB,BC pin istype com; Salidas Reg Q2..Q0 Pin istype reg; 2 E=[Q2..Q0]; Equations E.clk=Clk; 3Declarations E0=[0,0,0]; E1=[0,0,1]; E2=[0,1,0]; E3=[0,1,1]; E4=[1,0,0]; E5=[1,0,1]; E6=[1,1,0]; E7=[1,1,1];

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica State_diagram E State E0: BA=1;BB=0;BC=0; IF H then E1; IF !H then E0; State E1: BA=0;BB=0;BC=0; IF H then E1; IF !H then E2; State E2: BA=0;BB=1;BC=0; IF H then E3; IF !H then E2; State E3: BA=0;BB=0;BC=0; IF H then E3; IF !H then E4; E. P Estado próximo Salidas H=0H=1 BABBBC E0 E1100 E2E1000 E2 E3010 E4E3000 E4 E5001 E0E5000 E6E0 000 E7E0 000 State E4: BA=0;BB=0;BC=1; IF H then E5; IF !H then E4; State E5: BA=0;BB=0;BC=0; IF H then E5; IF !H then E0; State E6: BA=0;BB=0;BC=0; Goto E0; State E7: BA=0;BB=0;BC=0; Goto E0;

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Simulación

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseño de sistemas Secuenciales No nos atrevemos a muchas cosas porque son difíciles, pero son difíciles porque no nos atrevemos a hacerlas. Lucio Anneo Séneca

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Teorema Fundamental

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Detector de nivel Diseñe un sistema secuencial asíncrono para detectar nivel de un tanque que cuenta con dos sensores llamados S1 (Nivel Bajo) S2 (Nivel Alto) que contenga una salida H de modo que:

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica H=0 cuando el nivel va de S1 hacia S2 (subida) hasta que llegue a S2. H=1 cuando el nivel va de S2 hacia S1. (bajada) hasta que llegue a S1 como lo indica el siguiente diagrama de tiempos

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diagrama de Tiempos De que depende que H=1 o H i de S2=1

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Obtención de las Ecuaciones H i = S2 Pero cuando S2=0, H=1, como lo mantenemos

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Obtención de las Ecuaciones H i = S2Pero cuando S2=0, H=1 Para sostener el valor de H=1 usaremos una operación OR con retroalimentación

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Obtención de las Ecuaciones H i = S2 + H i

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Obtención de las Ecuaciones H f = (S1) De que depende que H=0 o H f de S1=0

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Aplicando el teorema fundamental H = H i (H f ) Dr. Cesar Elizondo Gonzalez

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Aplicando el teorema fundamental H = H i (H f ) Obtenemos la ecuación para H H= (S2 + H) S1

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Archivo en ABEL-HDL

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Simulación

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Si agregáramos el detector de nivel MODULE tresbomb "Entradas Clk,S1,S2 Pin 1..3; " Salidas Combinacionales H,BA,BB,BC Pin 19, istype'com'; " Salidas Registradas Q2,Q1,Q0 pin istype'reg'; DECLARATIONS FIME=[Q2,Q1,Q0]; EQUATIONS FIME.clk=Clk; H =(S2#H)&S1;

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica

Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Repaso Con que se quedan de esta sesión Dos entradas State_dIagram Truth_table :> Que hacer con los estados no utilizados (autoreset) Teorema del Dr. Elizondo Flip Flop retroalimentado una OR Cuantos personajes de FIME citamos hoy