La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Circuitos Digitales II Jerarquía de memoria Memoria Cache Semana No.13 Semestre 2012-2 Prof. Eugenio Duque Prof. Gustavo Patiño

Presentaciones similares


Presentación del tema: "Circuitos Digitales II Jerarquía de memoria Memoria Cache Semana No.13 Semestre 2012-2 Prof. Eugenio Duque Prof. Gustavo Patiño"— Transcripción de la presentación:

1 Circuitos Digitales II Jerarquía de memoria Memoria Cache Semana No.13 Semestre 2012-2 Prof. Eugenio Duque eaduque@udea.edu.co Prof. Gustavo Patiño gpatino@udea.edu.co Departamento de Ingeniería Electrónica Facultad de Ingeniería

2 El contenido de esta clase se complementa con el capítulo 7 del texto : Computer Organization David A. Patterson, John L. Hennessy. Tercera Edición

3 3

4 4

5

6

7 Pentium Board

8 Asus Eee PC

9

10

11 Ipods and Iphones

12 Arquitectura

13

14

15

16 16

17 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Jerarquía de Memoria Soportada en la diferencia de las tecnologías de memoria (SRAM,DRAM y Magnética) y en el principio de localidad (espacial, y temporal).

18

19 19

20 20

21 21

22 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Example: 8-slot Direct Mapped Cache A0 01010 (10) 00 01001 (9) FF 01000 (8) 10 00111 (7) 44 00110 (6) F0 00101 (5) C9 00100 (4) 20 00011 (3) 20 00010 (2) 0A 00001 (1) 00 00000 (0) DRAM 8-word cache slot # 111 (7) 110 (6) 101 (5) 100 (4) valid?tag 011 (3) 010 (2) 001 (1) 000 (0) 80 01011 (11) We consider word addresses again

23 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Example: (cont.) Read address 10 01010 slot # 010 miss, so fetch Read address 8 01000 slot # 000 miss, so fetch Read address 10 01010 slot # 010 tag 1 hit 8-slot cache: tag = address DIV 8 = address >> 3 slot = address MOD 8 = address AND 7

24 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Example: (cont.) Read address 8 01000 slot index 000 hit Read address 2 00010 slot index 010 tag mismatch

25

26 26


Descargar ppt "Circuitos Digitales II Jerarquía de memoria Memoria Cache Semana No.13 Semestre 2012-2 Prof. Eugenio Duque Prof. Gustavo Patiño"

Presentaciones similares


Anuncios Google