Descargar la presentación
La descarga está en progreso. Por favor, espere
Publicada porTonia Vaquera Modificado hace 10 años
1
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
Material suministrado por Domingo Mery UCR Präsentation D.Mery Arquitectura de Computadores
2
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
3
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
4
Álgebra Booleana [ Sistemas Digitales ] George Boole 1815-1864
Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole D.Mery Arquitectura de Computadores Präsentation
5
Álgebra Booleana [ Sistemas Digitales ] George Boole 1815-1864
Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores: AND (y) OR (o) NOT (no) George Boole D.Mery Arquitectura de Computadores Präsentation
6
Álgebra Booleana [ Sistemas Digitales ]
Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT D.Mery Arquitectura de Computadores Präsentation
7
Álgebra Booleana [ Sistemas Digitales ] x y x+y 1 Operación OR:
1 D.Mery Arquitectura de Computadores Präsentation
8
Álgebra Booleana [ Sistemas Digitales ] x y x+y 1 Operación OR:
1 Si una de las entradas es 1, entonces la salida es 1 D.Mery Arquitectura de Computadores Präsentation
9
Álgebra Booleana [ Sistemas Digitales ] x x + y y Compuerta OR:
D.Mery Arquitectura de Computadores Präsentation
10
Álgebra Booleana [ Sistemas Digitales ] x y x y 1 Operación AND:
1 D.Mery Arquitectura de Computadores Präsentation
11
Álgebra Booleana [ Sistemas Digitales ] x y x y 1 Operación AND:
1 Si una de las entradas es 0, entonces la salida es 0 D.Mery Arquitectura de Computadores Präsentation
12
Álgebra Booleana [ Sistemas Digitales ] x x y y Compuerta AND:
D.Mery Arquitectura de Computadores Präsentation
13
Álgebra Booleana [ Sistemas Digitales ] x 1 Operación NOT:
1 D.Mery Arquitectura de Computadores Präsentation
14
Álgebra Booleana [ Sistemas Digitales ] x 1 Operación NOT:
1 La salida es la negación de la entrada D.Mery Arquitectura de Computadores Präsentation
15
Álgebra Booleana [ Sistemas Digitales ] x x Compuerta NOT:
D.Mery Arquitectura de Computadores Präsentation
16
Álgebra Booleana [ Sistemas Digitales ] Ejercicio:
Encontrar w = x y + y z para todas las combinaciones. D.Mery Arquitectura de Computadores Präsentation
17
Álgebra Booleana [ Sistemas Digitales ] Ejercicio:
Encontrar w = x y + y z para todas las combinaciones. x y z xy yz w 1 D.Mery Arquitectura de Computadores Präsentation
18
Álgebra Booleana [ Sistemas Digitales ] Postulados de Identidad:
0 + x = ? 1 × x = ? D.Mery Arquitectura de Computadores Präsentation
19
Álgebra Booleana [ Sistemas Digitales ] Postulados de Identidad:
0 + x = x 1 × x = ? D.Mery Arquitectura de Computadores Präsentation
20
Álgebra Booleana [ Sistemas Digitales ] Postulados de Identidad:
0 + x = x 1 × x = x D.Mery Arquitectura de Computadores Präsentation
21
Álgebra Booleana [ Sistemas Digitales ] Propiedad conmutativa:
x + y = ? x y = ? D.Mery Arquitectura de Computadores Präsentation
22
Álgebra Booleana [ Sistemas Digitales ] Propiedad conmutativa:
x + y = y + x x y = ? D.Mery Arquitectura de Computadores Präsentation
23
Álgebra Booleana [ Sistemas Digitales ] Propiedad conmutativa:
x + y = y + x x y = y x D.Mery Arquitectura de Computadores Präsentation
24
Álgebra Booleana [ Sistemas Digitales ] Axiomas de complemento:
x x = ? x + x = ? D.Mery Arquitectura de Computadores Präsentation
25
Álgebra Booleana [ Sistemas Digitales ] Axiomas de complemento:
x x = 0 x + x = ? D.Mery Arquitectura de Computadores Präsentation
26
Álgebra Booleana [ Sistemas Digitales ] Axiomas de complemento:
x x = 0 x + x = 1 D.Mery Arquitectura de Computadores Präsentation
27
Álgebra Booleana [ Sistemas Digitales ] Teorema de idempotencia:
x x = ? x + x = ? D.Mery Arquitectura de Computadores Präsentation
28
Álgebra Booleana [ Sistemas Digitales ] Teorema de idempotencia:
x x = x x + x = ? D.Mery Arquitectura de Computadores Präsentation
29
Álgebra Booleana [ Sistemas Digitales ] Teorema de idempotencia:
x x = x x + x = x D.Mery Arquitectura de Computadores Präsentation
30
Álgebra Booleana [ Sistemas Digitales ]
Teorema de elementos dominantes: x × 0 = ? x = ? D.Mery Arquitectura de Computadores Präsentation
31
Álgebra Booleana [ Sistemas Digitales ]
Teorema de elementos dominantes: x × 0 = 0 x = ? D.Mery Arquitectura de Computadores Präsentation
32
Álgebra Booleana [ Sistemas Digitales ]
Teorema de elementos dominantes: x × 0 = 0 x = 1 D.Mery Arquitectura de Computadores Präsentation
33
Álgebra Booleana [ Sistemas Digitales ] Propiedad distributiva:
x ( y + z ) = ? x + ( y z ) = ? D.Mery Arquitectura de Computadores Präsentation
34
Álgebra Booleana [ Sistemas Digitales ] Propiedad distributiva:
x ( y + z ) = x y + x z x + ( y z ) = ? D.Mery Arquitectura de Computadores Präsentation
35
Álgebra Booleana [ Sistemas Digitales ] Propiedad distributiva:
x ( y + z ) = x y + x z x + ( y z ) = ( x + y ) ( x + z ) D.Mery Arquitectura de Computadores Präsentation
36
Álgebra Booleana [ Sistemas Digitales ] Ley involutiva: ( x ) = ?
D.Mery Arquitectura de Computadores Präsentation
37
Álgebra Booleana [ Sistemas Digitales ] Ley involutiva: ( x ) = x
D.Mery Arquitectura de Computadores Präsentation
38
Álgebra Booleana [ Sistemas Digitales ] Teorema de absorción:
x + x y = ? x ( x + y ) = ? D.Mery Arquitectura de Computadores Präsentation
39
Álgebra Booleana [ Sistemas Digitales ] Teorema de absorción:
x + x y = x x ( x + y ) = ? D.Mery Arquitectura de Computadores Präsentation
40
Álgebra Booleana [ Sistemas Digitales ] Teorema de absorción:
x + x y = x x ( x + y ) = x D.Mery Arquitectura de Computadores Präsentation
41
Álgebra Booleana [ Sistemas Digitales ] Teorema del consenso:
x + x y = ? x ( x + y ) = ? D.Mery Arquitectura de Computadores Präsentation
42
Álgebra Booleana [ Sistemas Digitales ] Teorema del consenso:
x + x y = x + y x ( x + y ) = ? D.Mery Arquitectura de Computadores Präsentation
43
Álgebra Booleana [ Sistemas Digitales ] Teorema del consenso:
x + x y = x + y x ( x + y ) = x y D.Mery Arquitectura de Computadores Präsentation
44
Álgebra Booleana [ Sistemas Digitales ] Teorema asociativo:
x + ( y + z ) = ? x ( y z ) = ? D.Mery Arquitectura de Computadores Präsentation
45
Álgebra Booleana [ Sistemas Digitales ] Teorema asociativo:
x + ( y + z ) = ( x + y ) + z x ( y z ) = ? D.Mery Arquitectura de Computadores Präsentation
46
Álgebra Booleana [ Sistemas Digitales ] Teorema asociativo:
x + ( y + z ) = ( x + y ) + z x ( y z ) = ( x y) z D.Mery Arquitectura de Computadores Präsentation
47
Álgebra Booleana [ Sistemas Digitales ] Leyes de Morgan: ( x + y ) = ?
D.Mery Arquitectura de Computadores Präsentation
48
Álgebra Booleana [ Sistemas Digitales ] Leyes de Morgan:
( x + y ) = x y ( x y ) = ? D.Mery Arquitectura de Computadores Präsentation
49
Álgebra Booleana [ Sistemas Digitales ] Leyes de Morgan:
( x + y ) = x y ( x y ) = x + y D.Mery Arquitectura de Computadores Präsentation
50
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
51
[ Sistemas Digitales ] Circuitos combinacionales
Un circuito combinacional es aquel cuya salida depende sólo de las entradas. Es decir: No depende de la salida No depende del tiempo D.Mery Arquitectura de Computadores Präsentation
52
[ Sistemas Digitales ] x x y y Circuitos combinacionales
Compuerta AND: x x y y x y x y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
53
[ Sistemas Digitales ] x x y y Circuitos combinacionales
Compuerta NAND: x x y y x y x y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
54
[ Sistemas Digitales ] x x + y y Circuitos combinacionales
Compuerta OR: x x + y y x y x+y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
55
[ Sistemas Digitales ] x x + y y Circuitos combinacionales
Compuerta NOR: x x + y y x y x+y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
56
[ Sistemas Digitales ] x x + y y Circuitos combinacionales
Compuerta XOR (OR exclusivo): x x + y y x y x+y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
57
[ Sistemas Digitales ] x x + y y Circuitos combinacionales
Compuerta XNOR (NOR exclusivo): x x + y y x y x+y 1 TABLA DE VERDAD D.Mery Arquitectura de Computadores Präsentation
58
[ Sistemas Digitales ] Circuitos combinacionales Ejercicio:
Diseñe el circuito combinacional que realice la función w = x y + y z . D.Mery Arquitectura de Computadores Präsentation
59
[ Sistemas Digitales ] Circuitos combinacionales Ejercicio:
Diseñe el circuito combinacional que realice la función w = x y + y z . x y z w D.Mery Arquitectura de Computadores Präsentation
60
[ Sistemas Digitales ] Primera Ley de Morgan: ( x + y ) = x y x
Circuitos combinacionales Primera Ley de Morgan: ( x + y ) = x y x x + y = x y y D.Mery Arquitectura de Computadores Präsentation
61
[ Sistemas Digitales ] Primera Ley de Morgan: ( x + y ) = x y = x y x
Circuitos combinacionales Primera Ley de Morgan: ( x + y ) = x y = x y x x y y D.Mery Arquitectura de Computadores Präsentation
62
[ Sistemas Digitales ] Segunda Ley de Morgan: ( x y ) = x + y x
Circuitos combinacionales Segunda Ley de Morgan: ( x y ) = x + y x x y = x + y y D.Mery Arquitectura de Computadores Präsentation
63
[ Sistemas Digitales ] Segunda Ley de Morgan: ( x y ) = x + y = x + y
Circuitos combinacionales Segunda Ley de Morgan: ( x y ) = x + y = x + y x x + y y D.Mery Arquitectura de Computadores Präsentation
64
[ Sistemas Digitales ] Circuitos combinacionales Ejercicio:
Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. D.Mery Arquitectura de Computadores Präsentation
65
[ Sistemas Digitales ] Circuitos combinacionales Ejercicio:
Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. x y z w D.Mery Arquitectura de Computadores Präsentation
66
[ Sistemas Digitales ] Circuitos combinacionales
D.Mery Arquitectura de Computadores Präsentation
67
[ Sistemas Digitales ] Circuitos combinacionales x y z w
D.Mery Arquitectura de Computadores Präsentation
68
[ Sistemas Digitales ] Circuitos combinacionales MAPAS DE KARNOUGH:
Para dos variables Para tres variables Para cuatro variables (temas vistos en la pizarra) D.Mery Arquitectura de Computadores Präsentation
69
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
70
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec Regla 1: = 0 Regla 2: = 1 Regla 3: = 1 Regla 4: = 2 D.Mery Arquitectura de Computadores Präsentation
71
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec bin Regla 1: = Regla 2: = Regla 3: = Regla 4: = D.Mery Arquitectura de Computadores Präsentation
72
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: A + B dec bin Regla 1: = Regla 2: = Regla 3: = Regla 4: = suma acarreo D.Mery Arquitectura de Computadores Präsentation
73
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A B suma acarreo 1 ¿Cómo sería el circuito combinacional de suma y acarreo? D.Mery Arquitectura de Computadores Präsentation
74
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma B acarreo D.Mery Arquitectura de Computadores Präsentation
75
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma () B acarreo (As) half adder D.Mery Arquitectura de Computadores Präsentation
76
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A Half Adder B As D.Mery Arquitectura de Computadores Präsentation
77
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
78
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
79
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ 1 0 D.Mery Arquitectura de Computadores Präsentation
80
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
81
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ Se necesita un Full Adder que considere el acarreo. Ae A Full Adder As B D.Mery Arquitectura de Computadores Präsentation
82
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ae A Half Adder B As A Half Adder As As B Full Adder D.Mery Arquitectura de Computadores Präsentation
83
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits con acarreo: Ae Full Adder A B As D.Mery Arquitectura de Computadores Präsentation
84
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A4 A3 A2 A1 + B4 B3 B2 B1 C5 C4 C3 C2 C1 A B As Half Adder Ae B As Full Adder A D.Mery Arquitectura de Computadores Präsentation
85
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos A1 C1 sumador de cuatro bits HA B1 As Ae C2 A4 A3 A2 A1 A2 FA + B4 B3 B2 B1 B2 As C5 C4 C3 C2 C1 Ae C3 A3 FA B3 As Ae C4 A4 FA B4 As C5 D.Mery Arquitectura de Computadores Präsentation
86
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos sumador de cuatro bits A4 A3 A2 A1 + B4 B3 B2 B1 Especificaciones técnicas C5 C4 C3 C2 C1 D.Mery Arquitectura de Computadores Präsentation
87
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: Complemento a 2 D.Mery Arquitectura de Computadores Präsentation
88
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits. D.Mery Arquitectura de Computadores Präsentation
89
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. D.Mery Arquitectura de Computadores Präsentation
90
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57: (A) 34: (B) not not(B) B’ A+B’ => = 23dec D.Mery Arquitectura de Computadores Präsentation
91
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
92
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo. D.Mery Arquitectura de Computadores Präsentation
93
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q ? 1 Q R D.Mery Arquitectura de Computadores Präsentation
94
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery Arquitectura de Computadores Präsentation
95
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery Arquitectura de Computadores Präsentation
96
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS set S Q S R Q 1 FF Q reset R D.Mery Arquitectura de Computadores Präsentation
97
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S R S Q Q FF Q t R D.Mery Arquitectura de Computadores Präsentation
98
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S R S Q Q FF Q t R D.Mery Arquitectura de Computadores Präsentation
99
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 Q S CK Q R D.Mery Arquitectura de Computadores Präsentation
100
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 set S Q clock CK FF Q reset R D.Mery Arquitectura de Computadores Präsentation
101
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery Arquitectura de Computadores Präsentation
102
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery Arquitectura de Computadores Präsentation
103
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D D CK D Q 1 data S Q clock CK FF Q R Sin clock la salida no cambia D.Mery Arquitectura de Computadores Präsentation
104
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D PR PR CLR CK D Q 1 X data D Q clock CK Q CLR Especificaciones técnicas D.Mery Arquitectura de Computadores Präsentation
105
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop JK CK J K Q 1 X data J Q clock CK Q K Especificaciones técnicas D.Mery Arquitectura de Computadores Präsentation
106
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Contador de 4 bits basado en Flip-Flop JK 1 1 1 1 J Q J Q J Q J Q CK CK CK CK K K K K 1 1 1 1 LSB MSB D.Mery Arquitectura de Computadores Präsentation
107
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Registro de corrimiento basado en Flip-Flops D data D Q D Q D Q D Q CK CK CK CK D.Mery Arquitectura de Computadores Präsentation
108
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Registro de corrimiento basado en Flip-Flops D (shift register) data D Q D Q D Q D Q CK CK CK CK D.Mery Arquitectura de Computadores Präsentation
109
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado. D.Mery Arquitectura de Computadores Präsentation
110
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Diseño de un circuito secuencial Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado. 00 01 11 10 Diagrama de estado D.Mery Arquitectura de Computadores Präsentation
111
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Diseño de un circuito secuencial x = 0 00 x = 1 x = 1 01 11 x = 0 x = 0 x = 1 x = 1 10 Diagrama de estado x = 0 x : señal de control D.Mery Arquitectura de Computadores Präsentation
112
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. A B x ? 1 AB x = 0 00 x = 1 x = 1 01 11 x = 0 x = 0 control x = 1 x = 1 10 Diagrama de estado x = 0 x : señal de reloj D.Mery Arquitectura de Computadores Präsentation
113
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 A B x 1 Tabla de estado x = 0 00 x = 1 x = 1 01 11 x = 0 x = 0 control x = 1 x = 1 10 Diagrama de estado x = 0 x : señal de reloj D.Mery Arquitectura de Computadores Präsentation
114
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 A B x 1 JA KA ? CK J K Q 1 J Q control CK FF Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? Q K D.Mery Arquitectura de Computadores Präsentation
115
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 A B x 1 JA KA X 1 CK J K Q 1 J Q control CK FF Tabla de excitación Q K D.Mery Arquitectura de Computadores Präsentation
116
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JA KA X 1 JA B A x KA B A x D.Mery Arquitectura de Computadores Präsentation
117
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JA KA X 1 JA B A X 1 x KA B A 1 X x D.Mery Arquitectura de Computadores Präsentation
118
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JA KA X 1 JA B A X 1 x KA B A 1 X JA = Bx KA = Bx x D.Mery Arquitectura de Computadores Präsentation
119
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 A B x 1 JB KB ? CK J K Q 1 J Q control CK FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? Q K D.Mery Arquitectura de Computadores Präsentation
120
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 A B x 1 JB KB X 1 CK J K Q 1 J Q control CK FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? Q K D.Mery Arquitectura de Computadores Präsentation
121
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JB KB X 1 JB B A x KB B A x D.Mery Arquitectura de Computadores Präsentation
122
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JB KB X 1 JB B A X 1 x KB B A 1 X x D.Mery Arquitectura de Computadores Präsentation
123
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos t t +1 Mapas de Karnough A B x 1 JB KB X 1 JB B A X 1 x KB B A 1 X JB = x KB = x x D.Mery Arquitectura de Computadores Präsentation
124
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos A JA Q JA = Bx CK FFA Q KA = Bx KA JB = x B JB KB = x Q CK FFB Q KB D.Mery Arquitectura de Computadores
125
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos A JA Q JA = Bx CK FFA Q KA = Bx KA JB = x B JB KB = x Q CK FFB Q x KB clock D.Mery Arquitectura de Computadores
126
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Consideraciones de diseño: Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro. El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados. Se realiza la tabla de estados y la tabla de excitación para cada flip-flop. Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. Se implementa el circuito secuencial. D.Mery Arquitectura de Computadores
127
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
128
Memorias [ Sistemas Digitales ] Celda de memoria S Q R seleccionar
entrada S Q salida R leer/escribir (1/0) D.Mery Arquitectura de Computadores
129
Memorias [ Sistemas Digitales ] Celda de memoria S Q BC R seleccionar
entrada S Q salida BC R seleccionar entrada salida leer/escribir (1/0) leer/escribir (1/0) D.Mery Arquitectura de Computadores
130
Unidad de memoria de 4 × 3 bits
[ Sistemas Digitales ] Memorias Unidad de memoria de 4 × 3 bits Dato de entrada (3 bits) D0 A0 BC BC BC A1 D1 BC BC BC Entrada de selección de memoria D2 BC BC BC D3 Decoder 2×4 BC BC BC leer/escribir Dato de salida D.Mery Arquitectura de Computadores
131
Memorias [ Sistemas Digitales ] D0 A0 A1 D1 D2 D3
Dato de entrada (3 bits) D0 A0 BC BC BC Decoder 2×4 A1 D1 A0 A1 D0 D1 D2 D3 1 BC BC BC Entrada de selección de memoria D2 BC BC BC D3 Decoder 2×4 BC BC BC leer/escribir Dato de salida D.Mery Arquitectura de Computadores
132
Unidad de memoria RAM (random access memory)
[ Sistemas Digitales ] Memorias Unidad de memoria RAM (random access memory) D.Mery Arquitectura de Computadores
133
Unidad de memoria de 1024 × 16 bits
[ Sistemas Digitales ] Memorias Unidad de memoria de 1024 × 16 bits D.Mery Arquitectura de Computadores
134
Memorias [ Sistemas Digitales ] Celda de memoria
D.Mery Arquitectura de Computadores
135
Memorias [ Sistemas Digitales ] RAM bit slice
D.Mery Arquitectura de Computadores
136
Memorias [ Sistemas Digitales ] Buffer Three-state EN = 0 EN = 1 IN
OUT IN OUT EN: enable IN: input OUT: output Esquema eléctrico D.Mery Arquitectura de Computadores
137
Memorias [ Sistemas Digitales ] Buffer Three-state Tabla de verdad
Diagrama EN: enable IN: input OUT: output D.Mery Arquitectura de Computadores
138
Memorias [ Sistemas Digitales ] Buffer Three-state Diagrama
Tabla de verdad D.Mery Arquitectura de Computadores
139
Memorias [ Sistemas Digitales ] 16 x 1 RAM
D.Mery Arquitectura de Computadores
140
Memorias [ Sistemas Digitales ] 16 x 1 RAM usando celdas de 4 x 4
D.Mery Arquitectura de Computadores
141
Memorias [ Sistemas Digitales ] Chip 64 x 8 RAM
D.Mery Arquitectura de Computadores
142
Memorias [ Sistemas Digitales ] 64 x 256 RAM usando 4 chips 64 x 8 RAM
D.Mery Arquitectura de Computadores
143
Memorias [ Sistemas Digitales ] 64 x 16 RAM usando 2 chips 64 x 8 RAM
D.Mery Arquitectura de Computadores
144
Memorias [ Sistemas Digitales ] Memoria ROM (read only memory)
D.Mery Arquitectura de Computadores
145
Lógica interna de una ROM de 32 × 8
[ Sistemas Digitales ] Memorias Lógica interna de una ROM de 32 × 8 D.Mery Arquitectura de Computadores
146
ROM de 32 × 8 Ejemplo de tabla de verdad
[ Sistemas Digitales ] Memorias ROM de 32 × 8 Ejemplo de tabla de verdad D.Mery Arquitectura de Computadores
147
Programación de ROM de 32 × 8 del ejemplo anterior
[ Sistemas Digitales ] Memorias Programación de ROM de 32 × 8 del ejemplo anterior D.Mery Arquitectura de Computadores
Presentaciones similares
© 2024 SlidePlayer.es Inc.
All rights reserved.