La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 20081 Trabajando con Puertas Lógicas Iniciació a lElectricitat i a lElectrònica.

Presentaciones similares


Presentación del tema: "Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 20081 Trabajando con Puertas Lógicas Iniciació a lElectricitat i a lElectrònica."— Transcripción de la presentación:

1 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 20081 Trabajando con Puertas Lógicas Iniciació a lElectricitat i a lElectrònica

2 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 2 Tabla de Contenido Introducción Puertas lógicas (símbolos y tablas de verdad) Implementación de funciones lógicas Simplificación de funciones lógicas Mapas de Karnaugh Circuitos con puertas NAND y NOR

3 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 3 Introducción Cualquier circuito electrónico tiene una parte encargada de decidir, en función de unas variables de entrada (información de los sensores), de qué manera deben comportarse los actuadores. Del estudio y diseño de esta parte del circuito se encarga la electrónica de control. Los componentes electrónicos más sencillos con los que implementar circuitos de control son las puertas lógicas. Una vez analizado y estudiado el problema seguiremos los siguientes pasos para su resolución: Identificar entradas y salidas Diseñar el circuito eléctrico equivalente (con pulsadores) Averiguar el numero de posibles estados de las entradas Hallar la tabla de verdad del circuito equivalente Interpretar la tabla de verdad y describir una red de puertas que componen el sistema digital. Si es preciso, simplificar y minimizar la cantidad de lógica usada en un sistema. (Método de Karnaugh) Diseño del circuito electrónico completo

4 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 4 Las puertas OR, AND y NOT Símbolos para OR y AND Símbolo para NOT El circulo al final del triángulo es la representación de la negación

5 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 5 Tablas de verdad para las puertas OR. AND y NOT aba + b 000 011 101 111 abab 000 010 100 111 aa 01 10

6 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 6 Las puertas NAND y NOR Como la otras puertas lógicas que estudiamos, también están disponibles en el comercio con dos, tres, cuatro y ocho entradas. Símbolos para NAND Símbolos para NOR

7 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 7 Tablas de verdad para las puertas NOR y NAND ab(a + b) 001 010 100 110 ab(ab) 001 011 101 110

8 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 8 Las puertas OR-Exclusiva y NOR-Exclusiva aba xor b 000 011 101 110 aba xnor b 001 010 100 111

9 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 9 Implementación de Funciones con Puertas Lógicas. Redes con AND, OR y NOT Una vez que se define el problema y se halla la tabla de verdad correspondiente (o la función expresada como la suma de productos) se debe de definir el diagrama lógico, compuesto por una red de puertas lógicas que describan la función.

10 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 10 De la Tabla de Verdad a la Expresión Algebraica En la mayoría de los casos, un problema digital es presentado en la forma de una declaración o como una tabla de verdad, esto nos obliga a tener la habilidad de llevar los datos de una tabla de verdad a una expresión algebraica. En la tabla de verdad, cada combinación de las variables de entrada corresponde a un termino de producto estándar. Es posible extraer una sumatoria de productos estándares sumando cada termino de producto cuyo resultado en la tabla de verdad es igual a 1.

11 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 11 Miniterminos abcMinitérmino 000ABC 001 010 011 100 101 110 111 En la tabla se muestra la equivalencia entre las combinaciones de una tabla de verdad y los minitérminos que están asociados a cada uno de los productos estándares de una expresión algebraica. Los minitérminos pueden ser referidos también por sus números, que están mostrados en la columna de la derecha.

12 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 12 Ejemplo X Y Z X Y Z X Y Z X Y Z xyzf 0000 0010 0101 0111 1001 1011 1100 1110

13 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 13 Problema Implementar con puertas lógicas la siguiente función F = ACD+BCD+ABC+ABD Diagrama lógico

14 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 14 La simplificación de funciones lógicas El proceso de la simplificación de una función lógica consiste en hallar una nueva función equivalente a la primera, cuya representación por puertas lógicas resulte más simplificado que el del circuito inicial. Existen dos métodos de simplificación: Aplicando las propiedades de las operaciones lógicas. Mediante mapas de Karnaugh

15 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 15 Sobre la simplificación No existe una sola metodología para realizar la simplificación. Sólo la práctica es la manera de alcanzar la simplificación óptima. La aplicación de cualquiera de los métodos nombrados no garantiza el llegar a la simplificación óptima.

16 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 16 Mapas de Karnaugh Es un método gráfico usado para la simplificación de funciones lógicas Propuesto por Maurice Karnaugh en 1953 Los mapas de Karnaugh se compone de un cuadrado por cada minitérmino posible de una función. 2 variables, 4 cuadrados 3 variables, 8 cuadrados 4 variables, 16 cuadrados

17 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 17 Representando funciones en un Mapa de Karnaugh (1) Cuando se quiere llevar una función a un mapa, se coloca un 1 en el casillero correspondiente al minitérmino que resultó como 1 en la función. Los otros casilleros se dejan en blanco Si existen condiciones irrelevantes, es necesario poner una X en los minitérminos correspondientes.

18 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 18 Mapa de Karnaugh para dos variables AB 01 00 0 1 0101 A B Aquí tenemos dos vistas de una mapa de dos variables, las casillas sombreadas, por ejemplo, corresponden al minitérmino en el que A=1 y B=0 0 1 A B 0101 F = AB

19 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 19 Representando funciones en un Mapa de Karnaugh (2) 1 1 0 1 0101 a b 1 11 0101 a b F = ab + ab F = ab + ab + ab

20 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 20 Mapa de Karnaugh para 3 y 4 variables ABC 00 01 11 10 0101 AB C ABCD 00 01 11 10 00 01 11 10 AB CD

21 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 21 Simplificación usando Mapas de Karnaugh Una vez se ha representado la función en el mapa se marcan los grupos adyacentes (se agrupan las casillas señaladas con un 1) hasta que no haya ningún 1 sin agrupar, y por este orden: Se procura formar el máximo nº de casillas de 8 unos. A continuación, se forma el máximo nº de grupos de 4 unos que no puedan formar grupos de 8. Luego, se repite la acción con los grupos de 2 unos que no puedan formar grupos de 4. Se finaliza tomando todos los 1 que queden sin formar ningún grupo. Los grupos tienen que reunir el mayor número de 1 posible y no importa que dos grupos compartan algún 1 Una vez efectuados los agrupamientos se procede a eliminar la variable o variables que cambien en cada agrupación.

22 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 22 Ejemplo de adyacencia para un mapa de 4 variables Los 1 en dos celdas adyacentes corresponden a un solo término de producto. 11 00 01 11 10 00 01 11 10 AB CD 1 1 00 01 11 10 00 01 11 10 AB CD ACDABD

23 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 23 Extendiendo el concepto de adyacencia para agrupar más celdas 1111 00 01 11 10 0101 AB C 1111 00 01 11 10 0101 AB C AC C

24 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 24 Otros ejemplos para grupos de 4 1 111 111 1 00 01 11 10 00 01 11 10 AB CD 11 11 11 11 00 01 11 10 00 01 11 10 AB CD ABADBD

25 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 25 Grupos de 8 11 11 11 11 00 01 11 10 00 01 11 10 AB CD 1111 1111 00 01 11 10 00 01 11 10 AB CD AD

26 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 26 Ejemplo de simplificación usando Mapas de Karnaugh 11 111 00 01 11 10 0101 xy z F = xyz + xyz + xyz + xyz + xyz 11 111 00 01 11 10 0101 xy z xy + xy + xz xyzf 0000 0010 0101 0111 1001 1011 1100 1111

27 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 27 Problema f = abc + abc + abc + abc xyzf 0001 0010 0101 0111 1001 1010 1100 1110 Para la función f encontrar la suma de productos mínima usando un mapa de karnaugh. Implementar con puertas lógicas la función antes y después de simplificar

28 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 28 Problema: solución sin simplificar a b c a b c a b c a b c

29 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 29 111 1 00 01 11 10 0101 ab c 111 1 00 01 11 10 0101 ab c Problema: solución simplificada a b c a b a c

30 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 30 Ejercicios: Implementar con puertas lógicas la función OR exclusiva de 3 entradas antes y después de simplificar Implementar con puertas lógicas la siguiente función antes y después de simplificar f = abcd + abcd + abcd + abcd + abcd + abcd + abcd + abcd Implementar con puertas lógicas las siguientes funciones antes y después de simplificar

31 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 31 Ejercicios: xyzS1S1 S2S2 S3S3 S4S4 S5S5 00001011 00101000 01001010 01101100 10001011 10101100 11001011 11110000

32 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 32 Circuitos con puertas NAND y NOR Todas las funciones Booleanas pueden ser substituibles por una función equivalente que utilice únicamente compuertas NAND y/o NOR, esto con los siguientes objetivos: Disminución del número de componentes en una tarjeta de circuito impreso. Dar facilidad de mantenimiento futuro y Disminuir el consumo de energía. La transformación de cualquier función se efectuará mediante la correcta utilización del teorema de Moorgan.

33 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 33 Algunas equivalencias

34 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 34 Metodología para transformar una expresión a NAND 1. Una vez obtenida la expresión correspondiente del problema digital, se realiza a todo el conjunto una doble inversión o negación. 2. Como nos encontramos en el caso de implementar con puertas NAND, si la expresión resultante está en función de productos, las dos negaciones deben dejarse tal cual. Si, por el contrario, es una suma, se aplica el teorema de Moorgan sobre dicha suma. 3. Continuar 2, hasta la obtención de una función compuesta exclusivamente como productos negados.

35 Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008 35 Metodología para transformar una expresión a NOR 1. Con la expresión correspondiente se realiza a todo el conjunto una doble inversión o negación. 2. Si la expresión resultante está en función de sumas, las dos negaciones deben dejarse tal cual. Si se trata de un producto, tendremos que aplicar el teorema de Moorgan sobre el producto. 3. Continuar 2 (realizando el proceso anterior) hasta la obtención de una función compuesta exclusivamente por sumas negadas.


Descargar ppt "Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 20081 Trabajando con Puertas Lógicas Iniciació a lElectricitat i a lElectrònica."

Presentaciones similares


Anuncios Google