Ing. Gabriel Sánchez Suárez

Slides:



Advertisements
Presentaciones similares
Arquitectura RISC & CISC y DSP
Advertisements

Lección 9 INTRODUCCIÓN A LOS DISPOSITIVOS LÓGICOS PROGRAMABLES
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
CIRCUITOS COMBINACIONALES
Robotica educativa Programación en VHDL Maxima Sánchez Cuateta.
Alumno: Roy R. Mercado Núñez
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
El Microprocesador.
CIRCUITOS INTEGRADOS Tecnología Mª Ángeles Puertas.
Computación PROGRAMACIÓN.
Electromagnetismo en estado sólido II
Compuertas lógicas Puertas lógicas.
IMPLEMENTACIÓN DE FUNCIONES
Introducción a la Electrónica
El procesador: la ruta de datos y el control (II Parte)
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
Introducción a los Sistemas de Bases de Datos Distribuidos
Tecnologías de la Información y la Comunicación Profesor: Eliecer Espinosa.
CURSO: UNIDAD 4: LENGUAJES HDL
M E N U I N I C I A L PARTES PC PERIFERICOS C P U SOFTWARE 1 johnbonilla.es.tl.
REDES INALAMBRICAS / REDES CONVENCIONALES 1.
Capítulo 4. Microprocesadres
ARQUITECTURAS SIMD TIPOS
Familias Lógicas Circuitos Electrónicos Digitales
Ing. Héctor Abraham Hernández Erazo
Modelo de Von Neumann Ana Lilia Laureano-Cruces Departamento de Sistemas Universidad Autónoma Metropolitana.
TEMA 5. MÓDULOS ARITMÉTICOS AVANZADOS
D ISEÑO Y DESCRIPCIÓN DE UNA UNIDAD DE CONTROL PARA UNA RED DE INFORMADORES ELECTRÓNICOS CON ALGORITMOS DE MÚLTIPLES EFECTOS DE VISUALIZACIÓN INCORPORANDO.
La evolución del Microprocesador (  P). El microprocesador de 4 bits En 1971, Intel corporation y el talento creativo de Marcian E. Hoff fabricaron el.
ELECTRÓNICA Y AUTOMATISMOS Bloques combinacionales
MÁQUINAS MULTINIVEL NIVEL 5 Lenguajes de alto nivel
Introducción a los Sistemas Digitales Tema 1 1. ¿Qué sabrás al final del tema? n Diferencia entre analógico y digital n Cómo se usan niveles de tensión.
Ing. Diego Barragán Guerrero
M.C. Luis Ricardo Salgado Garza Depto. Ciencias Computacionales, ITESM-MTY Marzo 2004.
Introducción Electrónica Digital
Lógica Programable Electrónica Digital
Curso Optativo de Optoelectrónica MAXPLUS-II Dra. M. Aurora D. Vargas Treviño Objetivo: Aprender a utilizar MAXPLUS-II como herramienta para diseñar y.
Circuitos Digitales MÓDULOS COMBINACIONALES
Sámec Verott; Diego de la Rosa. ¿QUE ES UN CPLD? Es un dispositivo electrónico correspondiente al grupo de dispositivos de lógica programada. Lógica programada..?
CONSTRUCCIÓN DE UNA CELDA SOLAR
INTRODUCCION A LOS PLD’s Departamanto de posgrado ESCOM-IPN Av
Sistemas Operativos Avanzados
(Field Programmable Gate Array)
GENERACIÓN DE COMPUTADORAS
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
¿POR QUE LOS SENSORES INTELIGENTES? Un problema general de los sensores, es que cada uno tiene una señal de salida diferente, propia, dependiente del fabricante.
Maestría en Ingeniería Electrónica
Generación y clasificación de las pc
Generación De Los PC y Clasificación
Universidad Nacional de Ingeniería
CIRCUITOS INTEGRADOS.
Ing. Tomas Martínez Martínez.
Procesadores El procesador es el elemento vital del PC.
UNIVERSIDAD DEL DESARROLLO PROFESIONAL UNIDEP ENSENADA Materia: Redes I Sesión 5 Medios de Transmisión Ensenada, Baja California. a 16 de mayo de 2011.
INTEGRANTES: ONEIDA OSORIO VILLA, JUAN CAMILO SÁNCHEZ BAENA, JOANNA SÁNCHEZ, LUISA VILLA, JIMMY MORALES, BRIAM ZAMBRANO.
Clasificación Computador
COMPUERTAS LÓGICAS Oscar Ignacio Botero H..
INTRODUCCIÒN MICROCONTROLADORES
Alumno: Gerardo Mario Valdés Ortega
DISCOS RAID (Redundant Array of Independent Disks)
INTEGRANTES: JOSE ESTEVEZ _HUGO ANDRADE CURSO: 5TO “B”
(Field Programmable Gate Array)
Computación en la Nube.
UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.
OBJETIVO GENERAL Integrar e implementar un nodo wireless comunitario en un sector determinado de Ciudad Bolívar.
ARQUITECTURA DEL COMPUTADOR INTEGRANTES: CASTRO MYCHAEL ALVEAR NELSON FLORES DANILO RODRIGUEZ CARLOS IZQUIERDO HARRY INTEGRANTES: CASTRO MYCHAEL ALVEAR.
Diseño Digital FAMILIA LÓGICA TTL.
Circuitos Combinacionales I
1 LENGUAJE DE DESCRIPCION DE HARDWARE ELECTRONICA DIGITAL NAYIBE CHIO CHO NAYIBE CHIO CHO.
Tecnologías y Arquitecturas de SE
Transcripción de la presentación:

Ing. Gabriel Sánchez Suárez UNIVERSIDAD FRANCISCO DE PAULA SANTANDER INGENIERÍA ELECTRÓNICA MICROCONTROLADORES CPLD Francisco Ernesto Moreno Luis Francisco Hernandez Ice39@hotmail.com francomojica@hotmail.com Ing. Gabriel Sánchez Suárez gabrielsanchezsuarez@hotmail.com

CPLD ( Complex Programmable Logic Device) QUE ES UN CPLD? ES UN PLD CON UN MAYOR NIVEL DE INTEGRACIÓN. MATRIZ DE INTERCONEXIONES PROGRAMABLE Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com

BLOQUES LOGICOS Similar a un PLD, poseen una matriz de compuertas AND, una matriz de compuertas OR. Los bloques lógicos tienen de cuatro a 20 macroceldas. El tamaño de bloque lógico es una medida de la capacidad del CPLD, ya que de esto depende el tamaño de la función boleana que pueda ser implementada dentro del bloque. Estructura de un bloque lógico en dispositivos de las familias MAX 340 y Max 5000 Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com

Cypress Semiconductor --------------------------- Altera * DISTRIBUCIÓN DE PRODUCTOS Cypress Semiconductor --------------------------- Altera MAX 340 MAX 5000 Existen diferencias en la distribución de productos dependiendo de los fabricantes. La distribución es compartida, no es igual a la de un PLD convencional. MAX coloca 4 productos x celda, las cuales pueden ser compartidas. Mejora la utilización del dispositivo pero produce un retardo adicional. *MACROCELDAS Estan provistas de registros, control de polaridad y buffers para utilizar en salidas de alta impedancia. Es posible manejar ecuaciones y almacenar el valor de salida de estas internamente. Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com

CLASIFICACIÓN SEGÚN SU COMPLEJIDAD Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com

Cada bloque lógico es a su vez un PLD avanzado Comparadores, decodificadores, memorias,contadores,etc. Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com

CONCLUSIONES Un CPLD atiende a la necesidad de reduccion de tamaños que demanda la tecnología, ya que puede en una sola pastilla integrar varios elementos. Esto lo hace ser muy versátil a la hora de su aplicación. Es una ventaja usar CPLD si nos refererimos a la utilización de sus productos de suma compartidos, siempre y cuando la velocidad requerida en la aplicación no sea muy significativa. Las casas fabricantes de estos Circuitos Integrados han procurado su compatibilidad entre si. Cada una desarrolla su arquitectura pero conservan un patrón en común. Es de vital importancia para nosotros como ingenieros electrónicos tener conocimiento de todos estos desarrollos tecnológicos en pro de avanzar cada vez más en el largo camino del progreso y no quedarnos estancados con las antiguas técnicas digitales. Luis Francisco Hernández Francomojica@hotmail.com Francisco Moreno ice39@hotmail.com