La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.

Presentaciones similares


Presentación del tema: "UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V."— Transcripción de la presentación:

1 UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.

2 Compuertas Lógicas Digitales

3 Compuertas lógicas digitales

4 Ejecución de funciones con compuertas

5 Una ALU de un bit La unidad lógica de un bit para AND y OR se parece a: El multiplexor selecciona a AND b ó a OR b, dependiendo de que el valor de operación sea 0 ó 1.

6 Sumador Debe tener dos entradas para los operandos y una salida de un solo bit para la suma. Debe haber una segunda salida para el arrastre, denominada CarryOut. Debe haber una tercera entrada denominada CarryIn. + a b CarryIn CarryOut Sum

7 Especificación de entradas y salidas para un sumador de un bit EntradasSalidasCometarios abCarryInCarryOutSum 000000+0+0=00 001010+0+1=01 010010+1+0=01 011100+1+1=10 100011+0+0=01 101101+0+1=10 110101+1+0=10 111111+1+1=11

8 Ecuaciones expresadas con compuertas lógicas Cuando CarryOut es 1 se tienen las siguientes entradas : Se puede convertir esta tabla en una ecuación lógica CarryOut=(b*CarryIn)+(a*CarryIn)+(a*b)+(a*b*CarryIn) Simplificando: CarryOut=(b*CarryIn)+(a*CarryIn)+(a*b) abCarryIn 011 101 110 111

9

10

11

12

13

14

15

16

17 Simbolo utilizado para representar una ALU a b Operación ALU Desbordamiento Result Zero CarryOut

18 Diagrama de bloques del hardware para la suma y la resta

19 Multiplicación Comparada con la suma y la resta, la multiplicación es una operación compleja, ya se realice en hardware o software. Enteros binarios sin signo: 1. La multiplicación implica la generación de productos parciales, uno para cada digito del multiplicador. Estos productos parciales se suman después para obtener el producto final. 2. Los productos parciales se definen fácilmente. Cuando el bit del multiplicador es 0, el producto parcial es 0. Cuando el multiplicador es 1, el producto parcial es el multiplicando

20 Multiplicación 3. El producto total se obtiene sumando los productos parciales. Para esta operación cada producto parcial sucesivo se desplaza una posición hacia la izquierda con respecto al producto parcial precedente. 4. El producto de dos enteros binarios sin signo de n bits da como resultado un producto de hasta 2n bits de longitud.

21

22 Multiplicación

23

24

25

26

27

28

29

30

31 División 1011 11 11 / 3 = 3 resto 2 11 11 101 11 10 1011011 / 111 91 / 7=13 1000 1101 00111 000


Descargar ppt "UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V."

Presentaciones similares


Anuncios Google