TEMA 5. MÓDULOS ARITMÉTICOS AVANZADOS

Presentación del tema: "TEMA 5. MÓDULOS ARITMÉTICOS AVANZADOS"— Transcripción de la presentación:

1 TEMA 5. MÓDULOS ARITMÉTICOS AVANZADOS
Circuitos vlsi  Dr. José Fco. López Desp. 307, Pab. A

2 Índice Introducción Rutas de procesamiento de datos El sumador
El sumador binario: definiciones El sumador completo: diseño del circuito El sumador binario: consideraciones de diseño lógico El multiplicador Definiciones Generador de productos parciales Acumulación de productos parciales El desplazador Desplazador de barril Desplazador logarítmico Otros operadores aritméticos

3 Introducción Vamos a aprender a utilizar las técnicas estudiadas en capítulos anteriores para diseñar una serie de circuitos utilizados en las cadenas de procesamiento de datos de los microprocesadores y procesadores de señal. Analizaremos específicamente un conjunto de módulos representati- cos, como es el caso de sumadores, multiplicadores y desplazadores Para cada módulo existen múltiples topologías de circuitos, y como siempre, la elección de una estrategia u otra se basará en un compromiso área/potencia/retardo.

4 Rutas de procesamiento de datos
Un procesador digital consta de 4 componentes: Ruta de procesamiento de datos Memorias Unidad de control Bloques de entrada/salida Una ruta de procesamiento de datos típica consta de una interco- nexión de funciones combinatorias básicas, como operadores aritméticas (suma, multiplicación, comparación y desplazamiento) o lógicos (AND, OR y XOR) Control bit 3 entrantes Datos bit 2 Datos de salida Registro Sumador Desplazador Multiplicador bit 1 bit 0 Organización en secciones de bit (bit-slice)

5 Rutas de procesamiento de datos

6 El sumador La suma es la operación aritmética más comúnmente utilizada y suele ser el elemento que impone los límites a la velocidad máxima alcanzada, por lo que es importante realizar un exhaustivo estudio del mismo. La optimización de un sumador se puede realizar desde un punto de vista lógico o circuital: Optimización lógica: se basa en reordenar las ecuaciones booleanas para obtener un circuito más rápido o más pequeño (sumador con propagación de acarreo, sumador de acarreo anticipado…) Optimización circuital: manipula los tamaños de los transistores y la topología del circuito para optimizar sus características.

7 El sumador binario: definiciones
Cin Cout Full Adder S

8 El sumador ¡¡¡¡53 transistores!!!! El sumador binario: definiciones A
Co A 1 B 1 1 1 ¡¡¡¡53 transistores!!!!

9 El sumador binario: definiciones
RECORDATORIO

10 El sumador binario: definiciones
F=A·B+C·D

11 El sumador binario: definiciones
¡¡¡¡42 transistores!!!!

12 El sumador binario: definiciones
¡¡¡¡36 transistores!!!!

13 El sumador A B Cin Cout Full Adder S
El sumador binario: definiciones El sumador A B Cin Cout Full Adder S A menudo resulta útil definir S y Cout en función de ciertas señales intermedias G (generar), P (propagar) y D (descartar)

14 Co(G,P)=G+PCi S(G,P)=PCi
El sumador binario: definiciones El sumador G=AB D=A’B’ P=AB descartar propagar generar Co(G,P)=G+PCi S(G,P)=PCi G y P dependen de A y B y no de Ci 2. También podemos determinar expresiones Co(D,P) y S(D,P)

15 El sumador binario: definiciones
Podemos construir un sumador de N bits conectando en cascada N circuitos sumadores de forma que Co,k-1 se conecte a Ci,k para K=1,___,N y conectando la primera entrada de acarreo Ci,0 a 0. Sumador de 4 bits con propagación de acarreo El retardo del circuito depende del número de etapas lógicas que haya que recorrer, y estará en función de las señales de entrada aplicadas (camino crítico)

16 tadder = (N-1)tcarry + tsum
El sumador binario: definiciones El sumador tadder = (N-1)tcarry + tsum El retardo de caso peor se produce cuando un acarreo generado en la posición del bit menos significativo se propaga a través de todo el circuito hasta la posición del bit más significativo. Se extraen dos conclusiones importantes: El retardo de propagación de un sumador con propagación de acarreo es linealmente proporcional a N. Es mucho más importante optimizar la ruta del acarreo (tcarry) que la de la suma (tsum), ya que este último valor tiene menor influencia sobre en tiempo total del sumador.

17 El sumador binario: definiciones
Propiedad de inversión: Si se invierten todas las entradas de un sumador completo, se obtienen valores invertidos en todas las salidas. Esta propiedad resultará muy útil a la hora de optimizar la velocidad del sumador con propagación de acarreo.

18 El sumador completo: diseño del circuito El sumador Algunas manipulaciones lógicas pueden ayudar a disminuir el número de transistores a utilizar a la hora de implementar un sumador. Co=AB+BCi+ACi S=ABCi+C’o(A+B+Ci) ¡¡¡¡28 transistores!!!!

19 El sumador El sumador completo: diseño del circuito
Hay presentes pilas demasiado altas de transistores pMOS en los circuitos de generación de acarreo y suma. La capacitancia de la señal C’o es muy grande La señal se propaga a través de dos etapas inversoras en el circuito de generación de acarreo 4. La generación de la suma necesita de una etapa lógica adicional, aunque eso no es demasiado preocupante

20 El sumador El sumador completo: diseño del circuito
Los transistores nMOS y pMOS conectados a Ci están lo más cerca posible de la salida de la puerta.

21 El sumador Algunas técnicas de diseño para fan-in grande:
El sumador completo: diseño del circuito El sumador RECORDATORIO TEMA 3: Algunas técnicas de diseño para fan-in grande: Tamaño del transistor: La solución más obvia consiste en aumentar el tamaño del transistor, para de esta forma disminuir la resistencia de los transistores en serie y la constante de relajación. Cuidado, esto puede hacer que haya más carga a la salida de la puerta anterior. Aumento progresivo del tamaño de los transistores Reordenación de las entradas C2 C1 In1 In2 In3 M1 M2 M3 CL Camino crítico cargado 1 01 C2 C1 In3 In2 In1 M1 M2 M3 CL Camino crítico 1 01 cargado descargado

22 El sumador completo: diseño del circuito El sumador Podemos mejorar la velocidad de este circuito utilizando el hecho de que el numero de etapas inversoras en el camino de generación del acarreo se puede reducir aprovechando la propiedad de inversión: si se invierten todas las entradas de una celda de sumador completo, también se invierten todas las salidas. Co

23 El sumador completo: diseño del circuito El sumador Podemos mejorar la velocidad de este circuito utilizando el hecho de que el numero de etapas inversoras en el camino de generación del acarreo se puede reducir aprovechando la propiedad de inversión: si se invierten todas las entradas de una celda de sumador completo, también se invierten todas las salidas. ao bo a1 b1 a2 b2 a3 b3 ci co c1 c2 c3 FA FA FA FA S0 S1 S2 S3 De esta forma habremos conseguido eliminar un inversor en el camino crítico de cada sumador (3 inversores en el camino crítico total)

24 Co(G,P)=G+PCi S(G,P)=PCi
El sumador completo: diseño del circuito El sumador G=AB D=A’B’ P=AB Co(G,P)=G+PCi S(G,P)=PCi Sumador en espejo Eliminado inversor en el acarreo Re-ordenación inteligente de PUN y PDN: cuando D o G están a nivel alto, C’o toma valor VDD o GND respectivamente. Si P=1, se propaga el valor de acarreo entrante (en formato invertido) a C’o

25 El sumador El sumador completo: diseño del circuito Observaciones:
Este sumador tiene sólo 24 transistores Las cadenas nMOS y pMOS son completamente simétricas y hay un máximo de dos transistores en serie en el circuito de generación de acarreo 3. Los transistores conectados a Ci han sido situados lo más cerca posible de la salida de la puerta 4. Hay que diseñar bien el layout de forma que la capacitancia del nodo C’o sea lo mínima posible. La utilización de difusión compartida reduce la capacidad.

26 El sumador binario: consideraciones
de diseño lógico El sumador El sumador con propagación de acarreo sólo resulta adecuado para implementaciones de sumas con longitud de palabra relativamente pequeña. Equipos informáticos de sobremesa: 32 bits Servidores: 64 bits Mainframes, supercomputadoras o procesadores multimedia (ej.: el procesador de la consola Sony PlayStation2): 128 bits

27 El sumador binario: consideraciones
de diseño lógico El sumador Sumador con puenteo de acarreo Sólo si Po=P1=P2=P3=1, el acarreo se propagará desde la entrada hasta la salida.

28 El sumador binario: consideraciones
de diseño lógico El sumador

29 El sumador El sumador binario: consideraciones de diseño lógico
Propagación de acarreo Puenteo

30 El sumador Sumador con selección de acarreo
El sumador binario: consideraciones de diseño lógico El sumador Sumador con selección de acarreo Anticipa los dos valores posibles de la entrada de acarreo y evalúa por adelantado el resultado de ambas posibilidades. Una vez conocido el valor real de la entrada de acarreo, puede seleccionarse fácilmente el resultado correcto mediante una simple etapa multiplexora.

31 El sumador binario: consideraciones
de diseño lógico El sumador

32 El sumador Sumador con acarro anticipado ci+1=gi+pici
El sumador binario: consideraciones de diseño lógico El sumador Sumador con acarro anticipado ci+1=gi+pici ci+2=gi+1+pi+1ci+1 ci+3=gi+2+pi+2ci+2 ci+4=gi+3+pi+3ci+3

33 El sumador Sumador con acarro anticipado ci+1=gi+pici
El sumador binario: consideraciones de diseño lógico El sumador Sumador con acarro anticipado ci+1=gi+pici ci+2=gi+1+pi+1ci+1 ci+3=gi+2+pi+2ci+2 ci+4=gi+3+pi+3ci+3

34 El sumador Sumador con acarro anticipado (16 bits, 1 nivel)
El sumador binario: consideraciones de diseño lógico El sumador Sumador con acarro anticipado (16 bits, 1 nivel)

35 El sumador Sumador con acarro anticipado (16 bits, 2 niveles)
El sumador binario: consideraciones de diseño lógico El sumador Sumador con acarro anticipado (16 bits, 2 niveles)