Fabricio N. Altamiranda Facundo J. Ferrer.  ASET  Que es?  Como se produce?  Porque?  Modelo  Diseño  Arquitectura  Tecnología  Etapas  Inyección.

Slides:



Advertisements
Presentaciones similares
NOR NOT NAND Inversora No (NOT) S = ā Se fabrican en una entrada.
Advertisements

CIRCUITOS COMBINACIONALES
Compuertas lógicas.
Alumno: Roy R. Mercado Núñez
Arquitectura de computadoras
Máquina Virtual/Multinivel
Electromagnetismo en estado sólido II
Compuertas lógicas Puertas lógicas.
SISTEMAS DIGITALES INTRODUCCION
Cibernética y Computación 1
Introducción a la Electrónica
Filtraje Digital CAPITULO 2 Ingeniería en Automática Industrial
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
Electromedicina e Instrumentación Biomédica
Teoría de la Computación
Ejercicio compuestas lógicas “INVERSORES”
Objetivo: Obtener un grupo de resultados confiables. Ventajas: Control total de todos los parámetros de la simulación. Análisis cualitativo del funcionamiento.
Evolución en las Arquitecturas de microcontroladores Nuevas tendencias estandarizadoras de procesadores embebidos, herramientas de software y debug,
Familias Lógicas Circuitos Electrónicos Digitales
Demultiplexor y Chip 74LS154
CRISTIAN CORZO JUAN DANIEL PORRAS OSCAR RODRIGUEZ
OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES
OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES
ELECTRÓNICA Y AUTOMATISMOS Bloques combinacionales
MÁQUINAS MULTINIVEL NIVEL 5 Lenguajes de alto nivel
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
Pasos de un estudio de simulacion (repaso).
Introducción a los Sistemas Digitales Tema 1 1. ¿Qué sabrás al final del tema? n Diferencia entre analógico y digital n Cómo se usan niveles de tensión.
Objetivo: Obtener un grupo de resultados confiables. Ventajas: Control total de todos los parámetros de la simulación. Análisis cualitativo del funcionamiento.
Objetivo: Obtener un grupo de resultados confiables. Ventajas: Control total de todos los parámetros de la simulación. Análisis cualitativo del funcionamiento.
Fabricio N. Altamiranda Facundo J. Ferrer.  SEE  Que es?  Como se produce?  Classification  ASET  Como se produce?  Porque?  Modelo  Diseño 
Fabricio N. Altamiranda Facundo J. Ferrer.  Título del Proyecto:  "Errores en sistemas de procesamiento de datos debido a eventos transitorios en interfaces.
Tecnología de circuitos integrados
Universidad Central de Venezuela Facultad de Ciencias Postgrado en Ciencias de la Computación Sistemas Distribuidos Albany Márquez.
ARQUITECTURA DE COMPUTADORES
Fabricio N. Altamiranda Facundo J. Ferrer.  SEE  Que es?  Como se produce?  Classification  ASET  Como se produce?  Porque?  Modelo  Diseño 
SEMICONDUCTORES Y CIRCUITOS INTEGRADOS
ESC. SEC. MIGUEL HIDALGO Y COSTILLA
GENERACIÓN DE COMPUTADORAS
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
Fabricio N. Altamiranda Facundo J. Ferrer.  ASET  Que es?  Como se produce?  Porque?  Modelo  Diseño  Arquitectura  Tecnología  Etapas  Inyección.
Presentación del cursoUniversidad de AntioquiaInformática I Sesión 03: Capas de Abstracción Departamento de Ingeniería Electrónica y de Telecomunicaciones.
Objetivo: Obtener un grupo de resultados confiables. Ventajas: Control total de todos los parámetros de la simulación. Análisis cualitativo del funcionamiento.
TERMÓMETRO Sensor de temperatura con conexión al PC Joaquín Llano Montero Javier Moreno García José Luis Leal Romero.
UNID Arquitectura de Computadoras L.A.A.C. Lorena Santoyo Palafox
SANTIAGO MORA BERMÚDEZ
Germán Landinez Álvaro Del Toro Ronald Gutiérrez.
NOCIONES BÁSICAS COMPUTO II
Fabricio N. Altamiranda Facundo J. Ferrer.  Grupo de Investigación.
Ing. Tomas Martínez Martínez.
Circuitos Lógicos 20 septiembre 2010.
Fabricio N. Altamiranda Facundo J. Ferrer.  Título del Proyecto:  "Errores en sistemas de procesamiento de datos debido a eventos transitorios en interfaces.
INTRODUCCIÒN MICROCONTROLADORES
1 Diseño VLSI Caracterización de circuitos MOS Enric Pastor Dept. Arquitectura de Computadors UPC.
Menú Dispositivos de salida Presentación Software y Hardware
Tema: Las familias Lógicas.
Compuertas lógicas INTRODUCCION
1 ELECTRÓNICA II M. Teresa Higuera Toledano (Dep. Arquitectura de Computadores y Automática) TUTORÍAS Martes y jueves de 11:30 a 13 y Viernes 9:30 a 13.
Fabricio N. Altamiranda Facundo J. Ferrer.  Grupo de Investigación.
Fabricio N. Altamiranda Facundo J. Ferrer. 2  Título del Proyecto:  "Errores en sistemas de procesamiento de datos debido a eventos transitorios en.
Diseño Digital FAMILIA LÓGICA TTL.
EJERCICIOS COMPUERTAS LÓGICAS. 1.- Escribe la expresión booleana de la salida (R y Z) de los circuitos siguientes:
Circuitos Combinacionales I
CAPITULO V Arquitectura de Von Neumann
Introducción a la computaciónInformática I (2015-2) Departamento de Ingeniería Electrónica y de Telecomunicaciones Facultad de Ingeniería Informática.
PCM – DIGITALIZACIÓN DE SEÑAL ANALÓGICA
Elementos de un CI MOS 1. El elemento estructural principal es el transistor MOS 2 Elementos de un CI MOS.
Transistores de efecto campo
Circuitos Lógicos 20 septiembre ¿Qué son? Son estructuras formales que representan sistemas para la transmisión de información de toda índole (desde.
 ANÁLOGO  DIGITAL.
Transcripción de la presentación:

Fabricio N. Altamiranda Facundo J. Ferrer

 ASET  Que es?  Como se produce?  Porque?  Modelo  Diseño  Arquitectura  Tecnología  Etapas  Inyección  Manual  Automática  Análisis y conclusión

“Un Evento de Efecto Unico (SEE) es cualquier cambio medible u observable, en el estado o rendimiento, de un dispositivo, componente, subsistema o sistema (analógico o digital) micro-electrónico, resultado del impacto de una única partícula de alta energía.”

 Con el constante avance en los procesos litográficos, las tecnologías de fabricación de circuitos integrados se vuelven mas vulnerables a estos efectos.  El estudio de los SETs en dispositivos digitales se encuentra ampliamente cubierto en comparación con los analógicos.

 Diseño flash  Frec de operación: 100 Khz  Palabra de salida: 6 bits  CONVERSOR FLASH Analógico DIVISOR RESISTIVO COMPARADOR Digital DECODIFICADOR NEGADOR COMPUERTAS NAND

 MOSIS WAFER ACCEPTANCE TESTS  Run: T96T (7RF_5LM_MA)  Vendor: IBM- BURLINGTON  Technology: SCN018  Feature size: 0.18 microns  Run type: SKD

 Conversor: 

 Decodificador  Compuertas: 40  Transistores: 400  Tecnología: CMOS 0.18

 Compuertas:  Lógica NAND  2, 3, 4, y 8 entradas  Inversor