Telefonía celular GSM y GPRS. TECNOLOGÍAS GSM-GPRS GPRSGSM.

Slides:



Advertisements
Presentaciones similares
Control de Enlace De Datos
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Control del Enlace de Datos
Sistemas Digitales Tema 3.
MATRIZ DE CHEQUEO DE PARIDAD
Almacenamiento de imágenes digitales
Códigos Detectores y Correctores de Errores
Códigos Básicos de Detección y Corrección de Errores
Formatos de instrucción
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
Unidad aritmético-lógica
Programas Son una serie o secuencia de instrucciones entendibles por los ordenadores que permiten la realización de las acciones o tareas para las que.
INTEGRANTES: CABRERA BYRON GUAMAN PABLO NIOLA XAVIER MOLINA JORGE
Registros de Desplazamiento
Circuitos Combinacionales Comunes
Circuitos Combinacionales
Técnicas de Detección y Corrección de Errores
Arquitectura del Computador
Ajuste de Curvas Los Métodos Numéricos Métodos mas utilizados
Sistemas Secuenciales
Deteccion y Correccion
Electrónica Digital.
TECNICAS DE DETECCIÓN DE ERROR
EXAMEN CORTO SOBRE FLIP-FLOPS
HAMING ALVARO CISNEROS.
2da. Parte Capítulos 5-12: Transmisión de Paquetes
CAPA DE ENLACE DE DATOS El nivel de enlace de datos (en inglés data link level) o capa de enlace de datos es la segunda capa del modelo OSI, la cual es.
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
REGISTROS DE DESPLAZAMIENTO
Códigos IRA Máster en Multimedia y Comunicaciones
INTRODUCCIÓN A LAS COMUNICACIONES DE DATOS José Estay A.
Organización del Computador 1
SISTEMAS DIGITALES SECUENCIALES
EXAMEN CORTO SOBRE FLIP-FLOPS
Codificador de convolución
Tema 6. Conceptos básicos de programación (Repaso) Prof. María Alejandra Quintero Informática Año 2013.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
PLC Controladores Lógicos Programables
EJERCICIOS DE CIRCUITOS DIGITALES
Diseño de la Unidad de Control Multiciclo: Microprogramación
Unidad aritmético-lógica
Circuitos Digitales I MÓDULOS COMBINACIONALES
Capa de enlace.
Circuitos Digitales MÓDULOS COMBINACIONALES
Organización del Computador 1
Arquitectura de Computadoras I
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
Organización del Computador 1
Programación de Operaciones Básicas
Telecomunicaciones II
Tipos de Modulaciones..
CIRCUITOS NO COMBINACIONALES
Telecomunicaciones II
Alumno: Gerardo Mario Valdés Ortega
Ciclo de desarrollo del software
Unidad 1: Detección y Corrección de Errores (Segunda Parte)
Televisión Digital standard ISDB-T
UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.
Subsistemas aritméticos y lógicos
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
Máquinas de estado con VHDL
Técnicas FEC, Correctoras de Errores
Circuitos Combinacionales I
Circuitos secuenciales 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
PROCESADORES DIGITALES DE SEÑALES Transformada Z - VI Sistemas Electrónicos, EPSG Tema IV Transformada Z:
Métodos de Detección de Errores (VRC, LRC, CRC)
Transcripción de la presentación:

Telefonía celular GSM y GPRS

TECNOLOGÍAS GSM-GPRS GPRSGSM

Procesamiento del Canal en GSM

PROCESAMIENTO DEL CANAL EN GSM El proceso de codificación del canal normalmente se compone de dos codificaciones sucesivas.  Primero se aplica un código bloque  Segundo se aplica un código convolucional.

Los CRC se caracterizan por los siguientes términos:  Uso del álgebra linela  La estructura de un Código CRC está dada por C=(n,k) dondek es el número de bits en una palabra codificada n es el número total de bits en una palabra codificada C se le denomina así al código.  La paridad que implementan es polinomial y se construye por medio de un polinomio primo o generador.  Los polinomios generadores pueden ser de grado 0, 1, 2, etc. El grado de este polinomio depende de el número de errores que se desean corregir. [g(x)] N  2t-1; donde es el número de errores que se desean corregir. CODIFICACION DE REDUNDANCIA CICLICA (CRC)

Ejemplo: Codificador CRC (7,4) Se tienen los siguientes polinomios g(x) =1+x 2 +x 3 (pol. generador)  x 3 indica que son 3 FF d(x)=x+x 3 (datos=0101) CODIFICACION DE REDUNDANCIA CICLICA (CRC)

Proceso de Codificación 1. Se introduce el primer bit de información en el codificador: 2. Se introduce el segundo bit de información en el codificador:

CODIFICACION DE REDUNDANCIA CICLICA (CRC) 3. Se introduce el tercer bit de información en el codificador: 4. Se introduce el cuarto bit de información en el codificador:

CODIFICACION DE REDUNDANCIA CICLICA (CRC) Finalmente se toma la paridad de los FF, misma que se adiciona a la información para terminar el proceso.

Los Códigos Convolucionales, llamados también Códigos de Convolución, se describen a partir de ciertos elementos que son:   La tasa del código: k/n, es la relación entre el número de bits que entran al codificador (k) y el número de bits que se obtienen a la salida del codificador (n).   La longitud del código: K, es el número de ciclos necesrios para que un bit recorra los Filp-Flops que contiene el codificador.   La memoria del codificador: m, que es el número de Flip- Flops que contiene el codificador   Los polinomios generadores: p, corresponden a las conexiones del registro de desplazamiento y los sumadores superior e inferior respectivamente. CODIGOS CONVOLUCIONALES

La codificación convolucional se realiza básicamente mediante  El uso de un registro de desplazamiento (FF)  Una lógica combinacional: XOR. CODIGOS CONVOLUCIONALES

Las secuencias de salida para el código anteriormente descrito: CODIGOS CONVOLUCIONALES Entrada (S3, S2, S1) Salida (O1, O2) S1  S3 = O1 S1  S2 = O2

CODIGOS CONVOLUCIONALES Ejemplo del funcionamiento de un codificador (2,1,3), al que se le ingresa la secuencia de bits Se introduce el primer bit de la secuencia en el codificador:

2. Se introduce el segundo bit de la secuencia en el codificador: 3. Se introduce el tercer bit de la secuencia en el codificador: CODIGOS CONVOLUCIONALES

Se introduce el cuarto bit de la secuencia en el codificador: CODIGOS CONVOLUCIONALES Al final del proceso de codificación obtenemos que la secuencia codificada es

DIAGRAMA DE ÁRBOL

CODIGOS CONVOLUCIONALES

Vamos a seguir en el diagrama de Trellis que acabamos de construir para la codificación de la secuencia de bits CODIGOS CONVOLUCIONALES

PROCESAMIENTO DEL CANAL EN GSM Codificación de canal en GSM