Máquinas de estado Máquinas de estados :

Slides:



Advertisements
Presentaciones similares
INTRODUCCION A LOS PROCESADORES
Advertisements

Autómata finito Determinista
Álgebra de Boole El álgebra booleana es un sistema matemático deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario " º.
Circuitos Secuenciales
Capítulo 1 Algebra de Boole.
DISEÑO DE CIRCUITOS COMBINATORIOS
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Funciones lógicas y su simplificación
2 Curso de Ingenieros de Telecomunicación Soluciones al examen 20 de Junio Con la llegada definitiva de la nueva moneda, el euro, se hace preciso.
Binario Códigos Numéricos Desventajas
CIRCUITOS COMBINACIONALES
Circuitos Lógicos Combinatorios
Compuertas lógicas.
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
Diseño con CI SSI Sumario: Representación de funciones lógicas (cont.)
Circuitos secuenciales
Circuitos secuenciales
Mapas de Karnaugh Término Ejemplo No. d 1´s 1 literal A 8
Colegio de Estudios Científicos y Tecnológicos del Estado de Querétaro
Trabajando con Puertas Lógicas
Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseño de Sistemas.
Unidad 1 Conceptos básicos de computación
Unidad Didáctica Electrónica Digital
Departamento de Tecnología Curso: 4º E.S.O. I.E.S. Ana Mª Matute
Tecnología Industrial II
Circuitos de Conmutación
Organización de Computadoras UNLA
Diseño de Sistemas Secuenciales
CLASE 3.
Modelos de Circuitos Secuenciales: Mealy y Moore
Representación De La Información. Solo para principiantes.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos Integrados de Aplicación Específica
LECCIÓN 10. INTRODUCCIÓN AL CONTROL MICROPROGRAMADO
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
Unidad aritmético-lógica
Circuitos Secuenciales
5-Variables K-mapas ƒ(A,B,C,D,E) = Sm(2,5,7,8,10,
Teoría de la Computación
CURSO: UNIDAD 4: LENGUAJES HDL
Circuitos Combinacionales
Sistemas Secuenciales
Registros y Contadores
EXAMEN CORTO SOBRE FLIP-FLOPS
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
Sistemas Secuenciales Asincrónicos
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Maestría en Ingeniería Electrónica
Organización del Computador 1
Diseño lógico secuencial con VHDL
Diseño de Combinacionales. Diseño Combinacional El diseño consiste en crear un sistema que cumpla con unos requerimientos establecidos, siempre tratando.
Organización del Computador 1
CIRCUITOS NO COMBINACIONALES
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Diseño de Sistemas Secuenciales Síncronos
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
Máquinas de estado con VHDL
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
CIRCUITOS SECUENCIALES
Transcripción de la presentación:

Máquinas de estado Máquinas de estados : Circuito digital que sigue una determinada secuencia de estados en una forma ordenada. Constan de memoria (Flip-Flops) con señal de reloj sincrónico y una lógica combinatoria encargada de suministrar los datos de la secuencia. Estado : Colección de variables de estado cuyos valores en cualquier tiempo contienen toda la información acerca de valores pasados necesarios para estimar un comportamiento futuro Variables de estado: Variable cuyos valores lógicos definen un estado lógico de una máquina

Máquinas de estado Ejemplo: Conteo de número de unos en una entrada serial verificando si tiene paridad impar 1 Reset Par(0) Impar(1)

Salida es función del estado actual y las entradas Máquinas de estado MAQUINA DE ESTADO DE MEALY Excitación Estado actual Lógica del sgte estado Memoria de estado Ck Lógica de salida Salida Entra das Señal de reloj Salida es función del estado actual y las entradas

Salida depende únicamente del estado actual Máquinas de estado MAQUINA DE ESTADO DE MOORE Excitación Estado actual Lógica del sgte estado Memoria de estado Ck Lógica de salida Salida Señal de reloj Entradas Salida depende únicamente del estado actual

Máquinas de estado Análisis de máquinas de estado

ECUACIONES DE TRANSICION Máquinas de estado ECUACIONES DE EXCITACION ECUACIONES DE TRANSICION

TABLA DE TRANSICION TABLA DE ESTADOS Máquinas de estado EN=1 MAX=0 D C

Máquinas de estado DISEÑO DE MAQUINAS DE ESTADO  FSM : Máquinas de estado finitas : Nombre dado a las máquinas de estado debido a que la lógica secuencial que las implementa puede estar solamente en un número fijo de estados posibles.   Los pasos a seguir en el diseño de este tipo de máquinas pueden ser : 1.- Entendimiento del problema: Interprete la descripción dada de una manera no ambigua; se puede intentar plantear diferentes secuencias de entrada con el fin de verificar si efectivamente las salidas generadas son las pedidas.  2.- Representación de la FSM : Coloque el problema en una forma tal que sea fácil de manipular por algunos de los diferentes procedimientos para diseñar FSM (diagramas de estado, ASM, HDL, etc.).  3.- Minimización de estados : Si el comportamiento de las señales de entrada y salida es duplicada en algunos tramos del diagrama de estados puede eliminarse la trayectoria llevando a una reducción del número de estados planteado. 4.- Asignación de estados : Una buena asignación de estados (asignar a cada estado una combinación de bits ) puede llevar a una minimización del diseño.  5.- Escogencia del tipo de Flip-flop : Generalmente la escogencia de Flip-flops J-K tiende a reducir el número de compuertas y el Flip-flop D simplifica el procedimiento de diseño.  6.- Implementación de FSM : Usando mapas de Karnaugh para las funciones de la lógica del siguiente estado y lógica de salida se lleva a cabo la implementación de la FSM.

Máquinas de estado Máquina expendedora de dulces Planteamiento del problema:   Una máquina expendedora de dulces suministra uno cuando ha recibido 15 centavos en monedas. La màquina posee una ranura que acepta monedas de 10c y 5 c, una a la vez. Un sensor mecánico identifica el valor de la moneda insertado. Un controlador de salida libera un dulce a través de una ventanilla. Esta máquina no suministra cambio. Paso 1.- Diagrama de bloques de funcionamiento e interpretación: D es válido por un período de reloj cuando es insertada una moneda de 10c, y N lo es cuando una moneda de 5c es insertada. La máquina coloca un 1 por un período de reloj cuando 15c ó más han sido depositados.

Máquinas de estado Paso 2.- Representación de la FSM: Una manera de realizar una buena especificación es enumerar las posibles secuencias únicas de entradas ó configuraciones del sistema, ayudando a definir los probables estados de la FSM. Posibles secuencias : 3 monedas de 5c en secuencia : N,N,N 2 monedas de 5c y una de 10c : N,N,D Una de 5c seguida de una de 10c : N,D Una de 10c seguida de una de 5c : D,N Dos monedas de 10c : D,D.   1 3 8 7 4 5 2 6 Reset   N D

Máquinas de estado Paso 3.- Minimización de estados: Como los estados 4, 5, 6, 7 y 8 tienen el mismo comportamiento se pueden combinar en uno solo. Se puede pensar que cada estado representa una cantidad de monedas recibidas.   N N,D Reset 0c 5c 10c 15c D

Máquinas de estado Paso 4.- Codificación de estados:   Máquinas de estado Paso 4.- Codificación de estados: Una buena asignación en la codificación de los estados permitirá tener una menor cantidad de hardware necesario para implementar la máquina Presente Estado Entrada D Entrada N Siguiente Estado Salida 0c   1 5c 10c X 15c

Máquinas de estado Paso 5.- Escogencia del tipo de flip-flop: A modo de comparación se implementará este diseño con flip-flops D primero y luego con Flip-flop J-K. Presente Estado Q1,Q0 Entrada D Entrada N Siguiente Estado Q1*,Q0* (D1, D0) Salida 0 0 1 0 1 1 0 X X X 1 1

Máquinas de estado Paso 6.- Implementación de la FSM: Elabore los mapas de Karnaugh para las entradas D1, D0 y salida.

Máquinas de estado Paso 5.- Escogencia del tipo de flip-flop: Presente Estado Q1,Q0 Entrada D N Siguiente Estado Q1*,Q0*   J1 K1 J0 K0 Salida 0 0 X 1 0 1 1 0 X X 1 1

Máquinas de estado Paso 6.- Implementación de la FSM: