IMPLEMENTACIÓN DE FUNCIONES

Slides:



Advertisements
Presentaciones similares
Descripción del producto
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Funciones lógicas y su simplificación
Lección 9 INTRODUCCIÓN A LOS DISPOSITIVOS LÓGICOS PROGRAMABLES
Compuertas lógicas.
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
Máquinas de estado Máquinas de estados :
AMPLIFICADORES CON MOSFET
Planificación de una actualización de red
Funciones lógicas Tema 4.
Instalación de Computadoras
ARQUITECTURA DE COMPUTADORAS
Computación PROGRAMACIÓN.
CLASE 3.
RESUMEN: Softmicro de 8 bits Xilinx
Cibernética y Computación 1
Introducción Control digital
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
Tema: Componentes físicos de una computadora
Introducción Diseño digital contemporáneo
Teoría de la Computación
Álgebra de Boole Electrónica Digital
CURSO: UNIDAD 4: LENGUAJES HDL
PRESENTACIÓN DEL PROYECTO DE TESIS
Arquitectura del Computador
CPU “Microprocesador de datos” Bus “ Transporte de los datos”
Transmisión de datos.
TECNOLOGIAS WAN Semestre 4 Capítulo 2
FUENTE DE PODER La fuente de poder se encarga de tomar la corriente eléctrica de los 220 o 110 volts que suministra la red eléctrica y por medio de.
ESTRUCTURA INTERNA DEL COMPUTADOR
Introducción a los Sistemas Operativos
PLC Controladores Lógicos Programables
Ing. Diego Barragán Guerrero
Introducción Electrónica Digital
PUERTOS DE ENTRADA Y SALIDA
Curso Optativo de Optoelectrónica MAXPLUS-II Dra. M. Aurora D. Vargas Treviño Objetivo: Aprender a utilizar MAXPLUS-II como herramienta para diseñar y.
UNIVERSIDAD DEL VALLE DE MEXICO
Sámec Verott; Diego de la Rosa. ¿QUE ES UN CPLD? Es un dispositivo electrónico correspondiente al grupo de dispositivos de lógica programada. Lógica programada..?
INTRODUCCION A LOS PLD’s Departamanto de posgrado ESCOM-IPN Av
Ing. Gabriel Sánchez Suárez
(Field Programmable Gate Array)
El Microprocesador.
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
Tema: Componentes físicos de una computadora
Es la parte lógica y está formada por los programas.
Tecnología SCSI.
ARQUITECTURA DE COMPUTADORES
Tendencias Generales Dotación física Software lógica Más pequeño
SANTIAGO MORA BERMÚDEZ
Ordenadores: hardware y software
Organización del Computador I Verano Control Multiciclo Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Reglas Básicas del Álgebra de Boole
CIRCUITOS COMBINACIONALES.
ARQUITECTURA ALTERNATIVA DE SERVIDORES SISTEMAS OPERTIVOS DE RED En un sistema operativo de red los usuarios saben que están conectados a la red y que.
Es un sistema de comunicación entre computadoras que permite compartir información, con la característica de que la distancia entre las computadoras debe.
MULTIVIBRADORES Oscar Ignacio Botero H..
FUENTE DE ALIMENTACIÓN
PICOBLAZE RESUMEN.
Programación. Hardware Architecture, también conocido como arquitectura de hardware es el conjunto de dispositivos físicos que hacen posible el funcionamiento.
CIRCUITOS COMBINACIONALES.
Diseño Lógico 2 Metodología de Diseño
Tema 1- Generalidades sobre Control Digital
SISTEMAS OPERTIVOS DE RED Los usuarios están conectados a la red y que pueden compartir recursos. Cada equipo ejecuta con sus propios recursos su propio.
Rafael Luis Camiña Cultrera
Anaco, noviembre de 2015 sistemas de transmisión de datos Aplicaciones industriales Asignatura: SISTEMA DE TRANSMISION DE DATOS Profesor: Ing. Sigilberto.
Diseño Digital FAMILIA LÓGICA TTL.
Malla asegurada en fase (Phase Locked Loops)
 Software  Humanware  Hardware Conformado por.
Tomás García González Universidad Nacional Autónoma de México Facultad de Contaduría y Administración Facultad de Contaduría y Administración Sistema de.
Transcripción de la presentación:

IMPLEMENTACIÓN DE FUNCIONES LÓGICAS CON ROM Programación Esquemático de una ROM ROM programada

IMPLEMENTACIÓN DE FUNCIONES LÓGICAS CON ROM EJEMPLO Se pretende implementar en ROM las siguientes funciones F1 (w,x,y,z) = w'x'yz + w'xyz' + +w'xyz + wx'y'z' + +wx'yz' + wxyz’ F2 (w,x,y,z) = w'x'y'z' + w'x

ARREGLOS LÓGICOS PROGRAMABLES (PLA)

ARREGLOS LÓGICOS PROGRAMABLES (PLA) Ejemplo: sumador completo 100 010 001 111 TABLA DE VERDAD Circuito final GRABACIÓN

LÓGICA DE ARREGLOS PROGRAMABLES (PAL)

LÓGICA DE ARREGLOS PROGRAMABLES (PAL) Ejemplo F1 (w,x,y,z) = w'x'yz + wx'yz’ F2 (w,x,y,z) = F1 + w'xy'z' + wxyz F3 (w,x,y,z) = w'x’ GRABACIÓN Circuito final

PLD COMPLEJOS (CPLD)

PLD COMPLEJOS (CPLD)

FAMILIA MAX 7000 DE ALTERA

ARQUITECTURA DE LA FAMILIA MAX 7000S

MACROCELDA DE LA MAX 7000S

EXPANSORES DE TÉRMINOS PRODUCTO EXPANSORES COMPARTIBLES Un expansor compartible es un término producto de una macrocelda que si no es utilizado dentro de la misma puede ser realimentado (con negación) al plano de interconexión local. De esta forma puede ser utilizado en otra macrocelda para implementar funciones lógicas de más de cinco términos productos. Esta operación de compartir puede ser hecha dentro del LAB. Sólo un término producto por macrocelda puede ser compartido

EXPANSORES PARALELO Los expansores paralelos son términos productos no utilizados en una macrocelda que pueden ser asignadas a las vecinas para implementar funciones lógicas complejas y de alta velocidad. Los expansores en paralelo permiten que hasta 20 términos producto sean sumados en una OR (5 de la propia macrocelda y 15 de las vecinas)

ARREGLO DE INTERCONEXIÓN PROGRAMABLE (PIA) BLOQUES DE CONTROL DE ENTRADA-SALIDA

PERMITE ADOPTAR EL CONCEPTO DE ACTUALIZACIÓN DE HARDWARE PROGRAMABILIDAD EN EL SISTEMA Los dispositivos MAX son Programables en el Sistema (ISP) mediante una interfaz (que es un estándar industrial) de 4 pines (JTAG). La MAX genera internamente el voltaje elevado necesario para grabar las celdas EEPROM. La grabación puede hacerse con la alimentación normal. La posibilidad ISP simplifica, acelera y hace más confiable el proceso de producción y desarrollo debido a: Los circuitos pueden ser montados en forma automática y luego grabados. Se evita la manipulación excesiva del dispositivo, evitando daños en patas. Una vez que el sistema está en operación se actualiza regrabando el dispositivo sin removerlo de la placa. Puede hacerse remoto. PERMITE ADOPTAR EL CONCEPTO DE ACTUALIZACIÓN DE HARDWARE

PROGRAMABILIDAD EN EL SISTEMA

CONTROL DE CONSUMO DE POTENCIA Dado que en un dado sistema generalmente sólo se requiere que los caminos críticos de señal operen a alta velocidad, la MAX 7000 permite disminuir el consumo mediante la operación a baja velocidad de las macroceldas que no están en esos caminos. El usuario también puede elegir trabajar el dispositivo completo en el modo bajo consumo. CONFIGURACIÓN DE ENTRDA-SALIDA Los dispositivos MAX 7000 de 5 Volts pueden conectarse con sistemas de 5 o de 3 voltios mediante la configuración adecuada de los voltajes de alimentación de algunas de sus patas.

RESUMEN DE LAS CARACTERÍSITCAS DE LA FAMILIA MAX 7000S

FAMILIA MAX 3000 DE ALTERA

ARQUITECTURA DE LA FAMILIA MAX 3000

MACROCELDA DE LA MAX 3000

EXPANSORES COMPARTIBLES

EXPANSORES PARALELO

BLOQUES DE CONTROL DE ENTRADA-SALIDA

RESUMEN DE LAS CARACTERÍSITCAS DE LA FAMILIA MAX 3000 Se remarcan las diferencias principales con MAX 7000

Algunas diferencias fundamentales MAX 7000 MAX 3000 MAX II Año de introducción 1995 2002 2004 Tecnología de proceso 0.5 μm 0.3 μm 0.18 μm Característica principal Operación en 5 V Bajo Costo Cantidad de pines de usuario

FAMILIA XC9500 (XILINX)

ORGANIZACIÓN GENERAL

ORGANIZACIÓN DEL BLOQUE DE FUNCIÓN

MACROCELDA

SEÑALES DE SET, RESET Y RELOJ PARA LA MACROCELDA

ASIGNADOR DE TÉRMINOS

ASIGNADOR DE TÉRMINOS

BLOQUE DE ENTRADA SALIDA

OPERACIÓN EN 5v O EN 5/3.3v

RESUMEN DE CARACTERÍSTICAS DE LA XC9500