Malla asegurada en fase (Phase Locked Loops)

Presentación del tema: "Malla asegurada en fase (Phase Locked Loops)"— Transcripción de la presentación:

1 Malla asegurada en fase (Phase Locked Loops)
Pr. Fernando Cancino

2 Introducción El PLL (Phase Lock Loop, o Lazo de Enganche de Fase) es un dispositivo muy versátil, que se utiliza en muchas aplicaciones tales como discriminación de frecuencia, conversión de voltaje a frecuencia, control de velocidad de motores, sincronización de datos, síntesis y multiplicación de frecuencia, etc.; La aplicación más común es la demodulación de señales de frecuencia modulada (FM), estando el PLL presente en la inmensa mayoría de receptores de radio modernos. Desarrollado en los años 30 y se trata de una malla cerrada que en esencia genera una señal proporcional a la diferencia de frecuencia o fase entre la señal de entrada y la señal interna que proviene de un oscilador controlado por voltaje.

3 Diagrama de bloques de un PLL

4 Modo de Operación El oscilador controlado por voltaje (VCO) es un simple oscilador cuya frecuencia es proporcional a un voltaje externo aplicado. Cuando la malla está enganchada con la señal periódica de entrada la frecuencia del VCO es exactamente igual a la de la señal de entrada. El detector de fase produce un DC o señal de baja frecuencia proporcional a la diferencia de fase entre la entrada y la señal de salida del VCO. La señal sensitiva de fase pasa a través de un filtro de malla (loop), un amplificador, y luego aplicada a la entrada de control del VCO. Si la frecuencia de la señal de entrada está desfasada ligeramente de la del VCO, la señal de entrada incrementara la señal de control del VCO hasta que el VCO tome el mismo valor que la señal de entrada. La malla se mantiene enganchada cuando el voltaje de entrada al VCO es proporcional a la frecuencia de la señal de entrada.

5 Terminología empleada
RANGO DE SEGUIMIENTO: Rango de frecuencias de la señal de entrada sobre el cual la malla puede mantenerse enganchada. También es llamado: LOCK RANGE. FRECUENCIA DE OSCILACION LIBRE (Frecuencia central): frecuencia a la que corre el VCO en condición de desenganche y que corresponde al voltaje de control DC aplicado de 0 voltios. PROCESO DE CAPTURA: proceso mediante el cual la malla va desde el desenganche o condición de oscilación libre (FREE RUNNING), al enganche de la señal de entrada. Cuando se tiene una frecuencia cercana a la frecuencia de oscilación libre la malla puede o no engancharse dependiendo de un número de factores. El proceso de captura es de naturaleza no lineal.

6 Terminología empleada (Cont.)
RANGO DE CAPTURA (Capture range): es el rango de frecuencias de entrada para la cual la malla pasa del desenganche a una condición de enganche. TIEMPO DE CAPTURA (Pull - in): es el tiempo requerido para que la malla capture la señal de entrada. El rango y tiempo de captura dependen de la ganancia de la malla y el ancho de banda del filtro de malla. Salida típica del detector de fase durante el transiente de captura

7 PLL en condición de “enganchado” (Locked)
Bajo condición de ENGANCHADO existe una relación lineal entre la salida del detector de fase y la diferencia de fase entre el VCO y la señal de entrada. Una representación del sistema en diagrama de bloques es:

8 Función de transferencia del PLL (1)
𝜔 𝑜𝑠𝑐 = 𝑑 ∅ 𝑜𝑠𝑐 (𝑡) 𝑑𝑡 ∅ 𝑜𝑠𝑐 𝑡 = ∅ 𝑜𝑠𝑐 | 𝑡=0 + 0 𝑡 𝜔 𝑜𝑠𝑐 (𝑡)𝑑𝑡 Esta integración es representada por el bloque 1/s de la figura. Por razones prácticas, el VCO es diseñado de tal forma que cuando el voltaje de entrada al VCO (V0), la frecuencia del VCO, no es cero. La relación entre la frecuencia de salida del VCO y V0 es: 𝜔 𝑜𝑠𝑐 = 𝜔 0 + 𝐾 0 𝑉 0 Donde: 𝜔 0 = frecuencia oscilación libre La función de transferencia en malla cerrada es: 𝑉 0 (𝑠) 𝜔 𝑖 (𝑠) = 1 𝑠 𝑉 0 (𝑠) ∅ 𝑖 (𝑠)

9 Función de transferencia del PLL (2)
𝑉 0 (𝑠) ∅ 𝑖 (𝑠) = 𝐾 𝐷 𝐹(𝑠)𝐴 1+ 𝐾 𝐷 𝐾 0 𝐹(𝑠)𝐴 Regularmente interesa la respuesta de la malla a las variaciones de frecuencia en la entrada, de tal forma que la variable de entrada es frecuencia en lugar de fase. Puesto que: 𝜔 𝑖 = 𝑑 ∅ 𝑖 𝑑𝑡 𝜔 𝑖 =𝑠 ∅ 𝑖 (𝑠) 𝑉 0 𝜔 𝑖 𝑠 = 1 𝑠 𝑉 0 (𝑠) ∅ 𝑖 (𝑠) = 𝐾 𝐷 𝐹(𝑠)𝐴 𝑠+ 𝐾 𝐷 𝐾 0 𝐹(𝑠)𝐴 Regularmente interesa la respuesta de la malla a las variaciones de frecuencia en la entrada, de tal forma que la variable de entrada es frecuencia en lugar de fase.

10 Función de transferencia del PLL (3)
Puesto que: 𝜔 𝑖 = 𝑑 ∅ 𝑖 𝑑𝑡 𝜔 𝑖 =𝑠 ∅ 𝑖 (𝑠) 𝑉 0 𝜔 𝑖 𝑠 = 1 𝑠 𝑉 0 (𝑠) ∅ 𝑖 (𝑠) = 𝐾 𝐷 𝐹(𝑠)𝐴 𝑠+ 𝐾 𝐷 𝐾 0 𝐹(𝑠)𝐴

11 Donde Kv = KD K0A = ancho de banda de la malla (seg.-1)
Malla de primer orden Cuando el filtro de malla es removido por completo y F(s) =1. En este caso se tiene: 𝑉 0 𝜔 𝑖 𝑠 = 𝐾 𝑣 𝑠+ 𝐾 𝑣 𝐾 0 Donde Kv = KD K0A = ancho de banda de la malla (seg.-1) Si la malla es enganchada sobre una señal portadora, y la frecuencia de esa portadora se hace variar sinusoidalmente en el tiempo con una frecuencia ωm , esta se observará en la salida de la malla.

12 Lugar de las raíces y respuesta en frecuencia de un PLL de primer orden
El lugar de las raíces y la respuesta en frecuencia de un PLL de primer orden es el siguiente:

13 Respuesta de la malla a variaciones de la frecuencia de entrada
ω0 = frecuencia de oscilación libre KD = ganancia del detector de fase Kv = Ancho de Banda de la malla

14 Malla de segundo orden Es la configuración más común para circuitos integrados PLL donde F(s) es un filtro pasabajos de 1 polo simple (una resistencia y un condensador): Filtro F(s): Es un filtro RC como se muestra en la Figura: 𝐹 𝑠 = 𝑠 𝜔 1 Donde: 𝜔 1 = 1 𝑅𝐶

15 Función de transferencia del PLL de 2do orden
V 0 ω i s = 1 K s K v + s 2 ω 1 K v Cuyas raíces son: 𝑠= 𝜔 1 2 1± 1− 4 𝐾 𝑣 𝜔 𝑖

16 Lugar de las raíces y respuesta en frecuencia de un PLL de 2º orden

17 Función de transferencia en el caso del PLL de 2do. orden
𝑉 0 𝜔 𝑖 𝑠 = 1 𝐾 0 1 𝑠 2 𝜔 𝑛 𝜔 𝑛 𝑠+1 Donde: 𝜔 𝑛 = 𝐾 𝑣 𝜔 1 = 𝑓𝑟𝑒𝑐𝑢𝑒𝑛𝑐𝑖𝑎 𝑎𝑛𝑔𝑢𝑙𝑎𝑟 𝑛𝑎𝑡𝑢𝑟𝑎𝑙 𝑑𝑒 𝑜𝑠𝑐𝑖𝑙𝑎𝑐𝑖ó𝑛 = 1 2 𝜔 1 𝐾 𝑣 = Factor de amortiguación.

18 Máxima respuesta plana
Para máxima respuesta plana ζ debe ser igual a 1 2 : 1 2 = 1 2 𝜔 1 𝐾 𝑣 Consideración para el diseño con máxima respuesta plana es: 𝜔 1 =2 𝐾 𝑣 Mientras que la frecuencia de -3dB de la función de transferencia (V0 /ω1)(jω) es: 𝜔 −3𝑑𝐵 = 𝜔 𝑚 = 𝐾 𝑣 𝜔 1 = 2 𝐾 𝑣 Una desventaja de la malla de 2º orden es el ancho de banda en -3db que está básicamente determinado por Kv.

19 Diseño con un Filtro F(s) con polo simple y cero simple
Función de transferencia de este filtro que ahora contiene 1 polo y 1 cero: 𝐹 𝑠 = 1+ 𝑠 𝜔 𝑠 𝜔 1 Cero: 𝜔 2 = 1 𝐶 𝑅 2 Polo: 𝜔 1 = 1 𝐶 𝑅 1 + 𝑅 2

20 Lugar de las raíces y respuesta en frecuencia del PLL de 2º orden
Lugar de las raíces y respuesta en frecuencia del PLL de 2º orden con un cero adicional se muestran en la Figura:

21 Rango de seguimiento de la malla = ωL
(LOOP LOCK RANGE = TRACKING RANGE = HOLD IN RANGE) Es el rango de frecuencias de entrada alrededor de la frecuencia central para la cual la malla se mantiene enganchada. En la mayoría de los casos, ωL es limitado por el comparador de fase. Una vez que la diferencia de fase entre la señal de entrada y el VCO alcanza más de 90º el comparador de fase cesa de tener un comportamiento lineal.

22 Característica de transferencia de un comparador de fase típico
La magnitud del voltaje DC a la salida del comparador de fase es: 𝑉 0𝑚á𝑥 =± 𝐾 𝐷 𝜋 2 Este voltaje es amplificado A veces y el resultado es aplicado a la entrada del VCO, produciendo un desplazamiento de frecuencia respecto a la frecuencia de oscilación libre de: ∆ 𝜔 𝑜𝑠𝑐 = 𝐾 𝑣 𝐴 𝐾 0 𝜋 2 = 𝐾 𝑣 𝜋 2 El rango de seguimiento (LOCK RANGE), ωL , es dado por: 𝜔 𝐿 = 𝐾 𝑣 𝜋 2 Este es un parámetro que solo depende de la ganancia de la malla y es independiente de las propiedades del filtro de malla.

23 El rango de captura= 𝝎 𝑪 Es el rango de frecuencias de entrada para la cual la malla desenganchada inicialmente, se engancha a una señal de entrada, donde 𝜔 𝐶 < 𝜔 𝐿 El rango de captura es difícil de predecir analíticamente. La Figura muestra una gráfica donde se relaciona el Voltaje de salida del PLL vs. la frecuencia de la señal de entrada: Ciclo de Histéresis de un PLL El rango de captura puede ser estimado con la siguiente ecuación: 𝜔 𝑖 − 𝜔 𝑜𝑠𝑐 < 𝜋 2 𝐾 𝐷 𝐾 0 𝐴 𝐹 𝑗 𝜔 𝑖 − 𝜔 0

24 PLL - Circuitos Integrados
El NE – 560/561/562: primeros PLL monolíticos prácticos que llegaron a ser comercialmente disponibles en 1970 – 1971. Características: El detector de fase: es del tipo celda de Gilbert El VCO es un multivibrador astable emisor acoplado y compensado en temperatura. El Filtro de malla es un circuito RC externo. El 4046 es un PLL con tecnología CMOS Dispone de 2 detectores de fase: La Compuerta OR EXCLUSIVA genera un sistema de detección en cuadratura.

25 OR-EXCLUSIVA como comparador de fase
La Figura muestra las características de la compuerta: la tabla de la verdad y las señales de entrada y salida.

26 Memoria FF como comparador de fase
La Memoria FF: mantiene una diferencia de fase de 0º entre la señal de entrada y el VCO. Ver Figura:

27 Sintetizador de frecuencias con PLL
La característica más relevante del PLL que lo hace insustituible en diversas aplicaciones es su capacidad de generar señales de frecuencia superior a la señal de entrada que se le introduce. Acá se utilizará el PLL para construir un multiplicador de frecuencia

28 Sintetizador de frecuencias
Una vez elegido el rango de frecuencias, a partir de fmin se fijan los valores de R2 y C1, utilizando la figura de la hoja de datos. En este ejemplo, fmin = 10 kHz. Suponiendo una polarización VDD = 5 V, una posibilidad sería R2 = 100 k y C1 = 50 pF. (Obsérvese que la elección de R2 y C1 no es única). A partir del cociente fmax / fmin se fija el cociente R2 / R1, utilizando la figura de la hoja de datos. Puesto que R2 ya está fijada, se obtiene el valor de R1. En nuestro ejemplo, fmax / fmin = 3. De la curva correspondiente a VDD = 5 V, se obtiene R2 / R1  2.7. Por lo tanto R1 = R2 / 2.7 = 37 k.