UNIVERSIDAD NACIONAL JORGE BASADRE GROHMANN

Slides:



Advertisements
Presentaciones similares
Arquitectura de Computadores I
Advertisements

Arquitectura de Computadores I PIPELINING. Pipelining Un pipeline es una serie de etapas, en donde en cada etapa se realiza una porción de una tarea.
PROCESADORES SUPERESCALARES
Arquitectura de Computadores
EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)
P(C) = m * nMAXIMO GRADO DE PARALELISMO WSBS ha sido llamado el procesamiento en serie de bits, ya que se procesa un bit por vez (n = m = 1). Es el procesamiento.
Pipelines Paralelismo Temporal y Espacial Ciclo de ejecución
UNIDAD 1. ORGANIZACIÓN BÁSICA Y DISEÑO DEL COMPUTADOR
Arquitectura de Computadores Clase 0 Presentación del Curso IIC 2342 Semestre José Tomás Eterović Pontificia Universidad Católica de Chile Escuela.
LOGISTICA DE PRODUCCION TEMA: LOGISTICA DE PRODUCCION Ing. Larry D. Concha B. UNIVERSIDAD AUTONOMA SAN FRANCISCO.
Organización del Computador UC1.- Arquitectura y estructura del computador.
Sistemas de Gestión Energética Establezca sus metas de ahorro de energía 15% en 3 meses o menos, 30% en 4 años o menos y 50% en 6 años o menos … y alcáncelas.
INTRODUCCION A LOS SISTEMAS DE COMPUTO ARQUITECTURA VON NEUMAN Ing. David Gonzalez.
CAPITULO 6 Procesadores Vectoriales. 6.1 Introducción: Motivación, Definiciones y Notas Históricas Microarquitectura orientada al procesamiento de vectores.
Reconocimiento del sistema operativo y capacidad de almacenamiento
ARQUITECTURA BÁSICA DE UN ORDENADOR
Diseño de interfases Sistemas de Información
Capitulo 2 Tratamiento de Datos
Tratamiento de Datos Capitulo Dos.
Memoria Rendimiento del caché.
UNIDAD CENTRAL DE PROCESO CPU.
Pipelining Datapath y control.
EL CPU.
Arquitecturas alternativas UNIVERSIDAD TECNOLOGICA DE PUEBLA TECNOLOGIAS DE LA INFORMACION Y COM. AREA REDES Y TELECOMUNICIONES ADMINISTRACION DE SERVIDORES.
Pipelining Peligros (hazards).
Unidades de almacenamiento
Diferencias entre las arquitecturas de 64 bits de AMD e intel.
PRODUCTO Y PROCESO INGENIERIA DEL SOFTWARE MAESTRIA EN INFORMATICA
SISTEMAS DISTRIBUÍDOS
ORGANIZACIÓN Y ADMINISTRACIÓN DE LA MEMORIA VIRTUAL
Unidad 1 Introducción al mundo de la computación.
Pipelining Introducción.
Almacenamiento El computador tiene 2 aspectos
HARDWARE.
JAVIER ANDRES MARTÀ MARTINEZ CODIGO 37772
Conocer los fundamentos de la programación estructurada
CONCEPTOS PRELIMINARES (Cont)
Márketing Internacional Clase N° 3 Estrategias y Entorno
Tema 5: Reconfiguración en FPGAs SRAM.
UD1 (PARTE 2: NUMERACIÓN)
Instituto Tecnológico Superior de la Región Sierra.
ESIS - FAIN Carrera Profesional de Ingeniería en Informática y Sistemas Semana 4: Manejo de las imágenes en LabVIEW y MatLAB Asignatura: Procesamiento.
 La cuestión de la cantidad es simple, cuanto más memoria haya disponible, más podrá utilizarse. La velocidad óptima para la memoria es la velocidad.
Universidad Nacional JORGE BASADRE GROHMANN Escuela Profesional: Ingeniería Comercial Universidad Nacional JORGE BASADRE GROHMANN Escuela Profesional:
La planeación y la organización de los procesos técnicos.
8. Diseño del Procesador Fundamentos de los Computadores
ARQUITECTURA DEL COMPUTADOR Ing. Diana E. López.
Maestría en Ciencias de la Computación
Fundamentos de la Programación I
RENDIMIENTOS POTENCIA Y SELECCIÓN DE LOS MOTORES DE COMBUSTIÓN INTERNA.
GESTIÓN DE LA CAPACITACIÓN. Contenido Proceso de CapacitaciónProceso de Capacitación Evaluación y detección de necesidad 2. Planeación y diseño.
1 TEMA 2: Organización de computadores Procesadores Memorias Dispositivos de E/S.
2.4.3 Procesadores Tema 2 página 35
Arquitectura de Computadores de Computadores. Organización y Arquitectura La Arquitectura: se refiere a los atributos que tienen un impacto directo en.
Complejidad algorítmica
EJECUCIÓN PRESUPUESTARIA DE GASTOS ACUMULADA MARZO 2018 PARTIDA 25: MINISTERIO DE MEDIO AMBIENTE Valparaíso, mayo 2018.
EJECUCIÓN PRESUPUESTARIA DE GASTOS ACUMULADA MAYO 2018 PARTIDA 25: MINISTERIO DE MEDIO AMBIENTE Valparaíso, julio 2018.
El procesador Datapath y control.
Ejercicio 5.6 sobre cachés
Universidad Privada de Huancayo “Franklin Roosevelt” Clic en la flecha para ir al menú principal.
Universidad Técnica De Manabí Facultad De Ciencias Informáticas Departamento De Informática Y Electrónica Trabajo de investigación grupal Tema: Arquitectura.
Análisis de la producción administración de recursos para la defensa.
MINISTERIO DE EDUCACIÓN ISAE UNIVERSIDAD MATERIA: LABORATORIO DE INFORMÁTICA EDUCATIVA PROFESOR: DANILO CASTILLO INTEGRANTE: EYLIN DÁVILA YESENIA ARAUZ.
1 TEMA 10. SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño.
Memoria Rendimiento del caché.
Pipelining Peligros de control.
Estructura de los Sistemas Operativos
SISTEMAS OPERATIVOS Estudiante: Rojas De la Cruz Jesus Manuel. Ciclo: VI. Turno: Noche.
ARQUITECTURA DE UN MICROPROCESADOR. ESTRUCTURA BÁSICA DE UN SISTEMA MICROPROGRAMABLE A. Hardware CPU (chip microprocesador): es un circuito integrado.
Transcripción de la presentación:

UNIVERSIDAD NACIONAL JORGE BASADRE GROHMANN E S P G MAESTRÍA EN INGENIERIA DE SISTEMAS E INFORMÁTICA ADMINISTRACIÓN DE TECNOLOGÍAS DE INFORMACIÓN Tema 05: Computadores de Segmentación Encauzada y Procesamiento Vectorial Prof: Alberto E. Cohaila Barrios acohailab@unjbg.edu.pe, acohailab@hotmail.com, acohailab@speedy.com.pe

5.1 Segmentación (pipeline) encauzada Un paralelismo solapado a nivel de subtareas dentro de la UCP  Paralelismo temporal La segmentación encauzada (pipelining) es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones Es la clave para que las CPU de hoy en día sean tan rápidas Ej: cadena de montaje de coches La productividad del cauce depende de la frecuencia con la que salgan las instrucciones El tiempo requerido para ejecutar una etapa de una instrucción se denomina un ciclo de máquina, que no tiene por qué ser igual a un ciclo de reloj. En realidad, el ciclo de máquina es el número de ciclos de reloj necesarios para ejecutar la etapa más lenta. Julián Monge-Nájera Biología Tropical, Escuela de Biología, Universidad de Costa Rica, 2060 San José, Costa Rica.Toledo, A. 1998. Economía de la Biodiversidad. PNUMA, Of. Reg. América Latina y el Caribe, Ser. Textos Bás. Form. Ambient., México, D.F. 273 p. Disponible en: PNUMA, Formación Ambiental para América Latina y el Caribe, Blvd. Virreyes 155, Col. Lomas de Virreyes, 11000 México DF, México. 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.1 Segmentación (pipeline) encauzada El objetivo es conseguir etapas lo más equilibradas posibles, es decir, que su tiempo de ejecución sea similar. Bajo esta situación ideal, el tiempo por instrucción de la máquina segmentada es: = Tpor_instrucción_máquina_no_segmentada / Nº_etapas La mejora de velocidad debida a la segmentación es, en este caso ideal, igual al número de etapas, pero habitualmente las etapas no están perfectamente equilibradas, y hay cierto gasto añadido en la ejecución del cauce, por lo que nos aproximaríamos en un 10% a la mejora óptima. 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.2 Principio de segmentación encauzada Lineal 28/02/2019 Prof. Alberto E. Cohaila Barrios

Prof. Alberto E. Cohaila Barrios 28/02/2019 Prof. Alberto E. Cohaila Barrios

Prof. Alberto E. Cohaila Barrios 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.3 Clasificación de los procesos encauzados 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.3 Cauces generales y tablas de reservas 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.4 Organización de Memorias entrelazadas 28/02/2019 Prof. Alberto E. Cohaila Barrios

¿Cómo afecta al rendimiento del sistema? La segmentación consigue una reducción en el tiempo de ejecución medio por instrucción: Decrementando la duración del ciclo de reloj de la máquina segmentada Disminuyendo el número de ciclos de reloj por instrucción Normalmente, el mayor impacto está en el número de ciclos por instrucción (procesadores RISC). Ventajas: Esta técnica es invisible al programador Se consigue paralelizar la ejecución de programas secuenciales. 28/02/2019 Prof. Alberto E. Cohaila Barrios

Prof. Alberto E. Cohaila Barrios 5.5 Segmentación La segmentación no acelera la ejecución de una instrucción (es más, la retarda), sino que incrementa la productividad de las instrucciones (el programa tiene menor tiempo de ejecución). Hay dos factores que limitan la frecuencia de instrucciones: el retardo de los cerrojos (las entradas a la ALU) el sesgo del reloj Ejemplo Considerar una máquina no segmentada con cinco pasos de ejecución cuyas duraciones son 50ns, 50ns, 60 ns, 50ns, 50ns. Suponer que, debido al tiempo de preparación y sesgo de reloj, segmentar la máquina añade 5ns de gasto a cada etapa de ejecución. Ignorando cualquier impacto de latencia, ¿cuánta velocidad se ganará con la segmentación en la frecuencia de ejecución de las instrucciones? 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.6 Evaluación de prestaciones Tiempo de ciclo de reloj del cauce Frecuencia del cauce (rendimiento máximo) Ganancia Eficacia Productividad 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.6 Evaluación de prestaciones Ejemplo Un cauce con 5 etapas de duración igual a 50 ns. Cada una (incluyendo el retardo del registro de acoplo) implementa una función que necesitaba 200 ns. sin utilizar segmentación de cauce. ¿Cuáles son la ganancia, la eficacia máxima y la productividad máxima de dicho cauce? Como punto de partida... Liberado en mayo 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.7 Uso intensivo de la E/S vs la UCP 28/02/2019 Prof. Alberto E. Cohaila Barrios

5.8 Sistema multiprocesador jerarquico 28/02/2019 Prof. Alberto E. Cohaila Barrios

Prof. Alberto E. Cohaila Barrios Ejercicios 28/02/2019 Prof. Alberto E. Cohaila Barrios