SISTEMAS SECUENCIALES DIGITALES UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE INGENIERÍA QUÍMICA Y TEXTIL CONTROLES ELÉCTRICOS y AUTOMATIZACIÓN SISTEMAS SECUENCIALES DIGITALES Ing. JORGE COSCO GRIMANEY

Circuitos sincrónicos Los circuitos sincrónicos funcionan sobre lo que denominaremos base de tiempo. Es decir, las salidas dependen no sólo de las entradas, sino del estado en que estaban las salidas y del ritmo que impone la base de tiempo.

SISTEMAS SECUENCIALES Circuitos que en un instante dado las salidas son funciones que dependen de las entradas externas y de la información almacenada en el instante considerado. En sistemas informáticos aparecen como registros, memorias y unidad de control. En la vida cotidiana los vemos en control de diferentes sistemas: Sistema de semáforos (recuerda la secuencia en que pasan los colores), Control de ascensor (recuerda la secuencia de pisos donde debe parar), código de seguridad (recuerda la secuencia de introducción de dígitos) MODELO ESTRUCTURAL C. Combinacional M. Elementos de memoria

SISTEMAS SECUENCIALES Síncronos: existe una señal externa de sincronismo, señal de reloj. La señal de reloj (onda cuadrada) sincroniza los cambios de las señales internas del circuito. Asíncronos: no existe esa señal de sincronismo MODELO ESTRUCTURAL C. Combinacional M. Elementos de memoria Xi: variables de entrada, zi: variables de salida yi: variables de estado (Reloj) CLK 4

Realimentación Para utilizar sus valores previos, los circuitos secuenciales recurren a la realimentación. La realimentación se produce cuando una salida se conecta a una entrada. Ejemplo simple:. Si Q es 0 siempre será 0, si es 1, siempre será 1, porqué?

Flip-flops Circuitos combinatorios  Funciones Booleanas El resultado depende sólo de las entradas Para hacer aplicaciones mas interesantes, necesitamos circuitos que puedan “recordar” su estado y que actúen según su estado y las entradas. ¿Para que? Para construir memorias, registros, contadores, etc. Un circuito lógico de estas características se denomina flip-flop. La razón es porque memoriza un estado hasta que se le grabe otro estado diferente.

Elementos de memoria: Biestables (Flip Flop) Constituyen las células elementales de memoria de los sistemas secuenciales. Memorizan un bit de información, adoptando dos estados estables, “0” y “1”, en sus salidas Q y Q´ (variables de estado) que perduran en el tiempo aunque desaparezca la excitación que los originó. Para modificar el estado de los biestables, es necesario añadir entradas externas al núcleo de memorización. Esto recibe el nombre de lógica de disparo, y su valor determina el valor de Q. Atendiendo a la lógica de disparo los biestables se clasifican en RS, JK, D y T. Si además añadimos señal de reloj o no, serían síncronos o asíncronos.

Flip-Flop SR Uno de los circuitos secuenciales más básicos es el flip-flop SR. “SR” por set/reset. Circuito lógico y diagrama en bloque

Sin sincronismo 9

Flip-flop SR La tabla característica describe el comportamiento del flip-flop SR. Q(t) es el valor de la salida al tiempo t. Q(t+1) es el valor de Q en el próximo ciclo de clock.

Flip-flop SR A los efectos del análisis de los estados, podemos considerar que el flip-flop SR tiene en realidad 3 entradas: S, R, y su salida actual Q(t). Note los dos valores indefinidos, cuando las entradas S y R son 1, el flip-flop es inestable ¿Por qué?

Memoria SR En otras palabras, podemos decir que nuestro circuito trabajará correctamente mientras Q y Q’ sean complementos el uno del otro.

Flip-flop RS Para uniformar el tipo de compuerta a utilizar puede demostrarse fácilmente que todos los circuitos lógicos se pueden construir utilizando compuertas NOR o Compuertas NAND solamente. Esto ayuda a trabajar con los elementos reales ya que minimiza la cantidad de componentes físicos que incluimos en nuestro diseño lógico

Flip-flop RS NAND Q S R Q S R Q S R Aplicando De Morgan S + Qt = S . Qt Q S R

Ejercicio Encontrar Q para las señales R, S dadas S R S Q Q Q R t 1 0 1 0 1 1 1 1 1 0 R 0 0 1 1 1 0 1 0 1 1 S Q Q Q t R

Ejercicio Encontrar Q para las señales R, S dadas S R S Q Q Q R t 1 0 1 0 1 1 1 1 1 0 R 0 0 1 1 1 0 1 0 1 1 S Q Q 0 1 1 1 1 0 0 0 0 1 Q t R

Habilitación de datos (Enable) Generalmente es necesario determinar cuando grabar información en un latch, a pesar de tener datos en la entrada Para habilitar (enable) es ideal la compuerta AND. Si Enable = 0, Q = 0 Si Enable = 1, Q = A A Q Enable

Flip-flop SR con Enable Q S’ R’ S R Enable S S’ Q Enable Integramente con compuertas NAND Q R’ R

SINCRONISMO POR NIVEL O DISPARO POR NIVEL (ALTO o BAJO)

SINCRONISMO POR FLANCO O DISPARO POR FLANCO (DE SUBIDA o DE BAJADA)

Símbolo que indica el disparo por flanco de subida Símbolo que indica el disparo por flanco de bajada

Bases de tiempo = Relojes En general, necesitamos una forma de ordenar los diferentes eventos que producen cambios de estados Para esto usamos relojes Un “reloj” (clock) es un circuito capaz de producir señales eléctricas oscilantes, con una frecuencia uniforme

Cambios de estado Los cambios de estado se producen en cada tick de reloj Estos cambios pueden producirse cuando se produce un cambio de flanco (ascendente o descendente) o por un cambio nivel (alto o bajo)

Pulso de reloj A pesar de que estas estructuras se consideran elementos de memoria, lo que requerimos en un elemento de memoria es que cambie su contenido cuando se desee y en cualquier momento. Esto se puede lograr agregando un reloj de entrada a nuestra estructura. Entonces las entradas S y R solamente cambiarán nuestro contenido de memoria cuando un pulso ocurra en su entrada.

Fundamentos de la Memoria Para mejorar esta estructura podemos salvar datos cuando se le asignen y reescribirlo cuando nuevos datos sean enviados:

Flip-flop RS sincrónico CK S R Q 1 - Q S CK Q R

Flip-flop RS sincrónico CK S R Q 1 - set S Q clock CK Q reset R

Ejercicio Encontrar Q para las señales R, S dadas usando RS síncrono CK S R Q 1 - CK S R S Q Q CK t Q R

Ejercicio Encontrar Q para las señales R, S dadas usando RS síncrono CK S R Q 1 - CK S R S Q Q CK t Q R

Flip Flop tipo D Esta estructura llamada “D latch” almacena datos recibidos a través de la línea de datos hasta que nuevos datos lleguen. Esta representación puede tener una tabla de excitación como la siguiente:

S=D y R=D´ en un RS J=D y K=D´ en un JK

Flip-flop D Otra modificación al flip-flop SR es el denominado flip-flop D. Elimina el estado inestable asegurando que siempre S y R son mutuamente inversas Note que retiene el valor de la entrada al pulso de clock, hasta que cambia dicha entrada, pero al próximo pulso de clock.

Flip-flop D El flip-flop D es el circuito fundamental en: una celda de 1 bit de memoria RAM, de tecnología estática (de las que nos ocuparemos en breve). un bit de un registro de un controlador Entrada Salida. un bit de un registro que compone la arquitectura de la CPU

Memoria Ahora expandamos el tamaño de nuestra memoria agregando líneas de retroalimentación o simplemente combinando varios elementos de memoria con un reloj.

Memoria Esta estructura puede ahora generar 16 estados diferentes. Se llama vector de memoria y almacena los datos suministrados a través de un pulso de reloj hasta que nuevos datos sean enviados. Se puede expandir la memoria utilizando un arreglo de elementos: Hay 16 líneas de dirección y 8 líneas de I/O a través de las cuales podemos escribir y leer de la memoria. Esta estructura es RAM (Random Access Memory) o memoria de lectura-escritura.

Registros Registro de 4 bits compuesto por 4 flip-flop D.

Registro de desplazamiento basado en flip-flop D data D Q D Q D Q D Q CK CK CK CK

Limitaciones de los flip-flop Ciclo de reloj data Q D Q D clock CK CK Q Q tpd Cuando se conectan en cascada para construir circuitos secuenciales, el tiempo de propagación tpd, que es el que tarda la entrada del latch en grabarse a su salida, puede hacer que una entrada tome el nuevo estado en tpd en lugar de en el ciclo siguiente de clock. Se trata de dispositivos transparentes. La entrada se propaga a la salida luego de tpd. tpd ¿Cómo se arregla esto?

Flip-flop JK La idea es convertir el flip-flop SR en un flip-flop estable. Es posible realizar esta modificación. El flip-flop modificado se denomina JK. “JK” en honor de Jack Kilby (inventor del circuito integrado).

El disparo se realiza por flanco, no por nivel, para evitar oscilaciones continuas en caso J=K=1

Flip-Flop JK A la derecha podemos ver el circuito lógico de flip-flop SR modificado. La tabla característica indica que es estable para cualquier combinación de sus entradas.

Se obtienen cortocircuitando las entradas de un JK La ecuación de biestable: Q(t+1)=TQt El disparo se realiza por flanco, no por nivel, para evitar oscilaciones contínuas en caso T=1 Aplicación: Divisor de frecuencia Conmuta: pasa de 0 a 1 Conmuta: pasa de 1 a 0

Un multiplexor es un circuito combinacional con m entradas, una salida y n (m≤2n) entradas de selección. Conecta la salida con la entrada cuyo número de orden coincide con el introducido en las líneas de selección. Aplicaciones: Enrutado de datos en sistemas multiprocesador. Selector de datos binarios en la CPU Implementación de funciones lógicas

Los bits de selección (S0 y S1) determinan la puerta AND habilitada. 1 0 D1 Los bits de selección (S0 y S1) determinan la puerta AND habilitada. Estructura decodificadora (AND) para la selección del permite implementar funciones lógicas

Contadores Un contador binario es otro ejemplo de circuito secuencial. El bit de menor orden se complementa a cada pulso de clock. Cualquier cambio de 0 a 1 , produce el próximo bit complementado, y así siguiendo a los otros flip-flop.

Diseño de circuitos Los circuitos digitales se pueden ver desde dos puntos de vista: análisis digital y síntesis digital. El Análisis Digital explora la relación entre las entradas a un circuito y sus salidas. La Síntesis Digital crea diagramas lógicos utilizando los valores expresados en una tabla de verdad. Los diseñadores de circuitos digitales deben tener en cuenta el comportamiento físico de los circuitos electrónicos, es decir existen retardos de propagación, los cuales pueden incidir cuando las señales toman distintos caminos, en la tabla de verdad de todo el sistema.

Celda de memoria seleccionar entrada S Q salida R leer/escribir (1/0)

Celda de memoria Celda de memoria S Q BC R seleccionar entrada salida leer/escribir (1/0) leer/escribir (1/0)

Unidad de memoria de 4 x 3 bits Unidad de memoria de 4 × 3 bits Dato de entrada (3 bits) D0 A0 BC BC BC A1 D1 BC BC BC Entrada de selección de memoria D2 BC BC BC D3 Decoder 2×4 BC BC BC leer/escribir Dato de salida

Unidad de memoria RAM

Ejemplo: RAM de 16 x 1 bit

Ejemplo: RAM de 16 x 1 bit usando celdas de 4 x 4

Diagrama en bloque RAM de 64K x 8 bits Chip 64 x 8 RAM

Ejemplo: RAM de 256K con 4 chips de 64K x 8

Ejemplo: RAM de 64K x 16 utilizando 2 chips de 64K x 8