La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.

Presentaciones similares


Presentación del tema: "Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC."— Transcripción de la presentación:

1 Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

2 Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores anteriores de determinadas salidas ( e.d. depende de la vida pasada del circuito) CIRCUITOS SECUENCIALES Sistema combinacional Circuito de realimentación Entradas Salidas

3 Los circuitos secuenciales pueden ser: Asíncronos: no dependen de ninguna señal de reloj Síncronos: dependen de un reloj CIRCUITOS SECUENCIALES Sistema combinacional Entradas Salidas Salidas que actúan como entradas Sistema combinacional Elementos de memoria Entradas Salidas Generador de impulsos de reloj

4 Las células básicas de los circuitos secuenciales son los biestables los cuales pueden ser: Asíncronos: no dependen de ninguna señal de reloj Síncronos: dependen de un reloj Activos por nivel Activos por flanco  Flip-Flops Los más utilizados son: RS JK D T etc CIRCUITOS SECUENCIALES

5 BIESTABLE RS NOR BIESTABLES ASÍNCRONOS S 0 0 1 1 R 0 1 0 1 Q(t+1) Q(t) 0 1 Indeseable Q(t+1) Q(t) 1 0 S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q(t+1) 0 1 0 0 1 1 - - No cambia Reset Set -- Indeseable Cuando R  S la salida sigue a la S No cambia S R Q Q Tabla de Verdad

6 BIESTABLE RS NOR BIESTABLES ASÍNCRONOS Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 S R Q Q Tabla de Transición S 0 1 0 X R X 0 1 0

7 BIESTABLE RS NAND BIESTABLES ASÍNCRONOS S 0 0 1 1 R 0 1 0 1 Q(t+1) Q(t) 0 1 Indeseable Q(t+1) Q(t) 1 0 S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q(t+1) - - 1 1 0 0 0 1 No cambia Reset Set -- Indeseable Cuando R  S la salida sigue a la R No cambia S R Q Q Tabla de Verdad

8 BIESTABLE RS NAND BIESTABLES ASÍNCRONOS Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 Tabla de Transición S 1 0 1 X R X 1 0 1 S R Q Q

9 BIESTABLE JK BIESTABLES ASÍNCRONOS J 0 0 1 1 K 0 1 0 1 Q(t+1) Q(t) 0 1 Cambia Q(t+1) Q(t) 1 0 J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q(t+1) 0 1 0 0 1 1 1 0 No cambia Reset Set Cambia Cuando J  K la salida sigue a la J No cambia K J Q Q Tabla de Verdad Q(t) Oscilación para J=K=1  Carreras  No se suelen usar  Sol: Biestable JK M/S

10 BIESTABLE JK BIESTABLES ASÍNCRONOS Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 Tabla de Transición J 0 1 X X K X X 1 0 K J Q Q

11 BIESTABLE TIPO T ( = JK cortocircuitando J=K) BIESTABLES ASÍNCRONOS T 0 0 1 1 Q(t) 0 1 0 1 Tabla de Verdad Q(t+1) 0 1 1 0 T Q Q No cambia Cambia (TOGGLE)

12 BIESTABLE TIPO D ( No hace nada, sirve de memoria) BIESTABLES ASÍNCRONOS Q(t) D

13 NECESIDAD DE SISTEMAS SÍNCRONOS Generación de un GLITCH

14 NECESIDAD DE SISTEMAS SÍNCRONOS Efecto de un GLITCH sobre un biestable

15 Entradas asíncronas  no dependen de reloj  PRESET (poner a 1 la salida) y CLEAR (poner a 0 la salida) BIESTABLES SÍNCRONOS Activas a nivel alto Activas a nivel bajo PR CLR PR CLR No pueden estar activas a la vez

16 Entradas de reloj  CK, CLK, CLOCK... BIESTABLES SÍNCRONOS Disparo por nivel nivel alto CLK nivel bajo CLK Disparo por flanco flanco de subida CLK flanco de bajada CLK

17 Entradas síncronas  dependen del reloj  R, S, J, K, T, D BIESTABLES SÍNCRONOS S R K J T

18 Orden de prioridad: 1.- Entradas Asíncronas 2.- Entrada de Reloj 3.- Entradas Síncronas BIESTABLES SÍNCRONOS S R Q Q PR CLR CLK S R Q Q PR CLR CLK

19 BIESTABLE RS SÍNCRONO ACTIVADO POR NIVEL BIESTABLES SÍNCRONOS S R Q Q C

20 BIESTABLE RS SÍNCRONO CON ENTRADAS ASÍNCRONAS BIESTABLES SÍNCRONOS S R Q Q PR CLR CLK CSRQ(t+1) XXX1 XXX0 XXX1* 00Q(t) 101 010 11Indeterminado Indeseado PRCLR 01 10 00 11 11 11 11

21 BIESTABLE RS SÍNCRONO ACTIVADO POR FLANCO (FLIP-FLOP) BIESTABLES SÍNCRONOS S R Q Q CLK

22 BIESTABLE JK MAESTRO ESCLAVO (MASTER-SLAVE) BIESTABLES SÍNCRONOS

23 FLIP-FLOP JK SÍNCRONO ACTIVADO POR FLANCO BIESTABLES SÍNCRONOS K J Q Q CLK K J Q Q CSRQQ XXQQ 00QQ 0101 1010 11QQ CSRQQ XXQQ 00QQ 0101 1010 11QQ

24 BIESTABLE TIPO D BIESTABLES SÍNCRONOS D Q Q CLK CDQ(t)Q(t+1) 0000 0011 0100 0111 1000 1010 1101 1111 Modo memoria Modo transparente

25 FLIP-FLOP TIPO D BIESTABLES SÍNCRONOS

26 FLIP-FLOP TIPO T BIESTABLES SÍNCRONOS

27 REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA SERIE REGISTROS DE DESPLAZAMIENTO

28 REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA SERIE REGISTROS DE DESPLAZAMIENTO

29 REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA PARALELA REGISTROS DE DESPLAZAMIENTO

30 REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA PARALELA REGISTROS DE DESPLAZAMIENTO

31 REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA SERIE REGISTROS DE DESPLAZAMIENTO

32 REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA SERIE REGISTROS DE DESPLAZAMIENTO

33 REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA PARALELA REGISTROS DE DESPLAZAMIENTO

34 REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA PARALELA REGISTROS DE DESPLAZAMIENTO

35 Definición: Circuito secuencial cuyas salidas representan en un determinado código el número de impulsos que se aplican a la entrada Estructura: Biestables activados por flanco (FF) conectados entre sí Módulo (M): número de valores por los que pasa (divisor por M) Tipos: Ascendentes Descendentes Tipos: Asíncronos  Los FF no comparten la misma señal de reloj Síncronos  Los FF comparten la misma señal de reloj: Síncronos propiamente dichos Contadores basados en registros de desplazamiento CONTADORES

36 CONTADORES ASÍNCRONOS

37 J K Q CLK J K Q J K Q “1” Entrada de impulsos a contar QAQA QBQB QCQC Q QQ CONTADORES CONTADORES ASÍNCRONOS  Utiliza FF tipo T o tipo JK Problema  lento ya que cada FF debe esperar a que el anterior bascule Módulo = M = 2 n = 2 3 = 8 impulsos

38 CONTADORES CONTADORES ASÍNCRONOS  Módulo  2 n Se parte de un contador de M = 2 n y se conecta la primera combinación no deseada mediante una NAND a las entradas CLEAR de los FF JK o T. Ej: contador M = 12

39 CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S

40 CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S Simplificamos por Karnaugh: J D =K D =Q A Q B Q C J C =K C =Q A Q B J B =K B =Q A J A =K A =“1”

41 CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S

42 CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S Podemos ahorrar puertas lógicas si nos damos cuenta que: J A =K A =“1” J B =K B =Q A J C =K C =J B Q B J D =K D =J C Q C

43 CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S

44 CONTADORES CONTADORES SÍNCRONOS  Ej: UP/DOWN Counter M = 5

45 CONTADORES CONTADORES SÍNCRONOS  Ej: UP/DOWN Counter M = 5

46 CONTADORES CONTADORES SÍNCRONOS DE CUALQUIER SECUENCIA  Ej: Contador de la secuencia “2, 3, 5, 1, 7, 2, 3,...”

47 CONTADORES CONTADORES SÍNCRONOS DE CUALQUIER SECUENCIA  Ej: Contador de la secuencia “2, 3, 5, 1, 7, 2, 3,...”

48 CONTADORES CONTADORES SÍNCRONOS BASADOS EN REGISTROS DE DESPLAZAMIENTO  CONTADOR EN ANILLO

49 CONTADORES CONTADORES SÍNCRONOS BASADOS EN REGISTROS DE DESPLAZAMIENTO  CONTADOR JOHNSON O ANILLO INVERTIDO


Descargar ppt "Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC."

Presentaciones similares


Anuncios Google