Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights.

Slides:

Advertisements

Presentaciones similares

Capítulo 1 Algebra de Boole.

Advertisements

ALGEBRA DE BOOLE Y PUERTAS LÓGICAS

Instituto Tecnológico de Oaxaca

Funciones lógicas Tema 4.

Escalas de integración Familias lógicas

Instalación de Computadoras

Circuitos de Conmutación

Organización de Computadoras UNLA

CIRCUITOS ELECTRICOS Y ELECTRONICOS

Compuertas lógicas Puertas lógicas.

Introducción a la Electrónica

SEMANA Algebra de Boole.

Algebra Booleana y Compuertas Lógicas

Teoría de la Computación

Álgebra de Boole Electrónica Digital

Operaciones El álgebra booleana es una estructura matemática definida sobre el conjunto. Sean x, y variables booleanas, esto significa que sólo pueden.

Teoría para la práctica 1

Electrónica Digital.

Familias Lógicas Circuitos Electrónicos Digitales

CRISTIAN CORZO JUAN DANIEL PORRAS OSCAR RODRIGUEZ

Circuitos Digitales M.C. Aglay González Pacheco Saldaña

Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Álgebra Booleana.

Integrantes del equipo “E”: Castañeda Martínez Carlos Montecillo Mancera Andrés Silva Alvares carolina.

OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES

Consuelo Alexandra Cerna Pila Andrea G. Malla Rodríguez

Funciones lógicas Objetivos

COMPUERTAS LOGICAS Ing. Victor Manuel Mondragon M.

Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.

Tecnologías de las computadoras

ARQUITECTURA DE COMPUTADORES

Algebra Booleana.

[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.

Unidad Didáctica Electrónica Digital

TEMA 0 ELECTRONICA DIGITAL.

Unidad I ÁLGEBRA BINARIA

Maestría en Ingeniería Electrónica

ELECTRÓNICA DIGITAL.

Circuitos Digitales I M.C. Aglay González Pacheco Saldaña

Organización del Computador 1

Germán Landinez Álvaro Del Toro Ronald Gutiérrez.

FAMILIA LÓGICA TTL POR: ALEJANDRO SALVADOR HERNANDEZ

ELECTRÓNICA DIGITAL Se denomina señal a la información que representa una determinada magnitud física ( temperatura, presión, velocidad, etc ) y su evolución.

Minitérminos, maxitérminos

Ing. Tomas Martínez Martínez.

Reglas Básicas del Álgebra de Boole

UNIVERSIDAD AUTONOMA SAN FRANCISCO

Lógica digital.

COMPUERTAS LÓGICAS Oscar Ignacio Botero H..

Familias Lógicas Circuitos Electrónicos Digitales

Abril 2015 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Lo poco.

Tema: Las familias Lógicas.

Compuertas lógicas INTRODUCCION

Unidad Didáctica Electrónica Digital 4º ESO. Guión electrónica digital Sistemas analógicos y digitales Sistemas de numeración Sistemas binarios Álgebra.

Unidad-3 Electrónica Digital

Diseño Digital FAMILIA LÓGICA TTL.

Algebra booleana. Introduccion Las algebras booleanas, estudiadas por primera vez en detalle por George Boole, constituyen un lugar prominente en el advenimiento.

Compuertas Lógicas.  La lógica binaria tiene que ver con variables binarias y con operaciones que toman un sentido lógico. La manipulación de información.

AUTOR: PATRICIA DELGADILLO GÓMEZ Febrero 2015 INTRODUCCIÓN AL SOFTWARE DE BASE CENTRO UNIVERSITARIO UAEM ECATEPEC INFORMÁTICA ADMINISTRATIVA UNIDAD DE.

Algebra de Boole. Objetivo Objetivo: El estudiante identificará la lógica Booleana, así como los teoremas básicos de ésta. Dominio: Desarrollo de las.

Tema 3. Diseño con circuitos comerciales

Algebra Booleana y Compuertas Lógicas AND, OR, NOT, XOR, NAND e Identidades del Algebra Booleana.

Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey All rights reserved Introducción al Diseño Lógico.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights.

Tomás García González Universidad Nacional Autónoma de México Facultad de Contaduría y Administración Facultad de Contaduría y Administración Sistema de.

Álgebra de Boole.

LAS COMPUERTAS LOGICAS Y SUS TABLAS DE VERDAD POR JULIAN ARANGO ARANGO.

Circuitos combinacionales II

Variables y operadores lógicos

Transcripción de la presentación:

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Teoremas del Álgebra de Boole

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-25a Teoremas de una sola variable. (0) x = x = Figura 3-25b Teoremas de más de una variable. (9) x + y = y + x (10) x.y = y.x (11) x + (y + z) = (x + y) + z = = x + y + z (12) x.(y.z) = (x.y).z = = x.y.z (13a) x.(y + z) = x.y + x.z (13b) (w + x).(y + z) = = w.y + x.y + w.z + x.z (14) x + x.y = x (15a) (15b) Leyes conmutativas (ídem álgebra ordinaria) Leyes asociativas Ley distributiva (ídem álgebra ordinaria) Factor común

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Nota: las zonas en gris oscuro identifican el área cubierta por la función en cada caso.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-29 (a) Universalidad de las compuertas NAND y NOR.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-29 (b) Universalidad de las compuertas NAND y NOR.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 8-6 Encapsulados IC comunes (Cortesía de Texas Instruments).

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-32 Posibles implementaciones del Ejemplo 3-18.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Códigos de designación de los CI’s lógicos – 1ra. Parte. (ver referencias en pág. siguiente)

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Códigos de designación de los CI’s lógicos – 2da. parte. 1Prefijo estándar fabricante 2 Nº de tipo 3Margen de Temperatura 4Nº de serie 5 Tipo de encapsulado 6 Nivel de integración (TI no lo usa) 7 Función del CI (TI no lo usa)

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 TTLCaracterísticas 74Estándar 74 HAlta velocidad 74 LBaja potencia 74 FRápida 74 SSchottky 74 LSSchottky de baja potencia 74 ASSchottky avanzada 74 ALSSchottky avanzada de baja potencia CMOS (5 volt)Características 74 CEstándar 74 HCAlta velocidad 74 HCTAlta velocidad – compatible TTL 74 ACAvanzada 74 ACTAvanzada - compatible TTL 74AHCAvanzada - alta velocidad 74 AHCTAvanzada - alta velocidad - compatible TTL 74 FCT / 74 FCT-TAlta velocidad - compatible TTL (T: reducción de potencia) Familias de CI’s lógicos – 1ra. parte.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 CMOS (3,3 volt)Características 74 LVRango Vcc 1V-3,6V; retardo TTL Std.; tr/tf alto; alta corriente de salida ALTO 74 LVCAcepta hasta Vin máx.5V; tpd y tr/tf mínimos; muy alta corriente de salida 74 ALVCtpd bajo; tr/tf normal a alto; muy alta corriente de salida BiCMOS (en LSI, VLSI)Baja potencia CMOS + alta velocidad, circuitos bipolares 74 BCT (sólo buffers x4 y x8)Vcc 4,5V-5,5V; tpd bajo; Co=9pF; muy alta corriente de salida 74 ABTVcc 4,5V-5,5V; tpd bajo; tr/tf mínimos; alta corriente de salida en ALTO 74 LVTVcc 3,3V; tpd bajo; tr/tf estándar; alta corriente de salida, superior a ABT 74 ALB (sólo buffers x16)Vcc 3,3V; tpd muy bajo; tr/tf mínimos; alta corriente de salida en ALTO Familias de CI’s lógicos – 2da. parte.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-31 CIs disponibles para el Ejemplo 3-18.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-33 Símbolos estándar y alternativo para varias compuertas lógicas y un inversor.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-34 Interpretación de los dos símbolos de compuertas NAND.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-35 Interpretación de los dos símbolos de compuertas OR.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 FIGURA 3-36 (a) Circuito original usando símbolos NAND standard; (b) representación equivalente donde la salida Z es activo-ALTO; (c) representación equivalente donde la salida Z es activo-BAJO; (d) Tabla de Verdad.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-37 Ejemplo 3-20.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-38 Ejemplo 3-21.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-39 Ejemplo 3-22.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 Figura 3-40 Ejemplo 3-23.

Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey All rights reserved. 4 FIGURA 4-33 Una punta de prueba lógica es usada para monitorear el nivel de actividad lógica en el pin de un IC o en cualquier otro punto accesible en un circuito lógico.