CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.

Slides:



Advertisements
Presentaciones similares
Circuitos Secuenciales
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Tema 7: Análisis y diseño con registros
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)
Prof. Edgardo Vargas Moya
Circuitos secuenciales
Sistemas Digitales Tema 3.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
SISTEMAS DIGITALES INTRODUCCION
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
Circuitos Secuenciales
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
EXAMEN CORTO SOBRE FLIP-FLOPS
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
REGISTROS DE DESPLAZAMIENTO
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Codificadores y Decodificadores
EJERCICIOS DE CIRCUITOS DIGITALES
Tecnologías de las computadoras
Lógica de Tres Estados (TRI-STATE)
Maestría en Ingeniería Electrónica
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Circuitos Digitales.
Organización del Computador 1
Diseño lógico secuencial con VHDL
Diseño de Combinacionales. Diseño Combinacional El diseño consiste en crear un sistema que cumpla con unos requerimientos establecidos, siempre tratando.
Arquitectura de computadoras
Sistemas Secuenciales Electrónica Digital
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
CIRCUITOS COMBINACIONALES.
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
CIRCUITOS NO COMBINACIONALES
FLIP - FLOP Oscar Ignacio Botero H..
CIRCUITOS COMBINACIONALES.
Alumno: Gerardo Mario Valdés Ortega
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Biestables Tema 8.
Diseño de Sistemas Secuenciales Síncronos
Máquinas de estado con VHDL
Circuitos secuenciales 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
Tema 1. Sistemas combinacionales básicos Introducción Álgebra de Boole Puertas lógicas ideales Biestables Simplificación de ecuaciones lógicas Circuitos.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
FLIP - FLOPS.
CIRCUITOS SECUENCIALES
SISTEMAS SECUENCIALES DIGITALES
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

CIRCUITOS COMBINACIONALES Y SECUENCIALES

SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES POR KARNAUGH APLICACIONES: funciones lógicas y realización de sistemas de magnitudes numéricas.

Para funciones sencillas: puertas lógicas. Para funciones complejas: DecodificadoresCodificadoresDemultiplexadoresMultiplexadores Convertidores de códigos.

NIVEL ACTIVO ALTO: LINEA ACTIVA A 1 NIVEL ACTIVO BAJO: LINEA ACTIVA A 0

PROCESAMIENTO DE OPERACIONES CODIFICADAS EN BINARIO

CONCEPTO: Circuitos capaces de memorizar el estado de las entradas y convertirlos en estado interno. La salida en t depende de las entradas y también del estado interno. BIESTABLE: Circuito que almacena indefinidamente el estado interno. ASINCRONOS: Cambia al estar presentes las entradas ADECUADAS. SÍNCRONO: Cambia al estar presente las entradas y la señal de reloj.

FLANCO ACTIVO DE RELOJ: DE SUBIDA O DE BAJADA

DEFINICIÓN: Circuitos lógicos que permanecen indefinidamente en uno de sus dos estados estables aunque hayan desaparecido las señales de entrada que lo llevaron a ese estado. TIPOS: Síncronos y asíncronos. (R-S; EDGE-TIGGERED;MASTER-SLAVE;T;LATCH; D) BIESTABLE ASÍNCRONO R-S: R=reset, salida Q=0 S= set, salida Q=1 R=0 y S=0, salida conserva el último valor indefinidamente. R=1 y S=1, salida conserva el último valor indefinidamente. R=1 y S=1, DEPENDE.: INSCRIPCIÓN PRIORITARIA, BORRADO PRIORITARIO EJEMPLO

Biestables Síncronos Se envían dos líneas: Datos y el reloj La línea se “lee” en los flancos activos de la señal de reloj

REPRESENTACIÓN DE ENTRADAS ACTIVAS POR FLANCO DE: SUBIDA BAJADA

BIESTABLE SÍNCRONO R-S BIESTABLE EDGE-TIGGERED O DE DISPARO POR FLANCO

MASTER-SLAVE :

Tipo D (con entradas asíncronas de preset y clear) Biestable D D Q clk D Q RSRS Q PRE CLE

Tipo LATCH La salida sigue a la entrada siempre que la entrada LATCH este activada Muy parecido al biestable D; en este caso, es por nivel y no por flanco E Q clk Q

Tipo T La salida cambia con cada flanco activo de la señal de reloj CLK Q Q T

Biestable J-K Es como el biestable RS, pero en síncrono. Las entradas sólo se leen en los flancos activos de la señal de reloj. Además si la entradas son J=1 y K=1, se comporta como un biestable T QQQQ pre cle J CLK K