DDR, DDR2, DDR3 Y otros conceptos en torno al tema de memorias.

Presentación del tema: "DDR, DDR2, DDR3 Y otros conceptos en torno al tema de memorias."— Transcripción de la presentación:

1 DDR, DDR2, DDR3 Y otros conceptos en torno al tema de memorias.

2 DDR Double Data Rate Double Data Rate En un ciclo son capaces de suministrar dos bytes por vía En un ciclo son capaces de suministrar dos bytes por vía DDR soportan un máximo de 1Gb DDR soportan un máximo de 1Gb http://es.wikipedia.org/wiki/DDR http://es.wikipedia.org/wiki/DDR http://es.wikipedia.org/wiki/DDR Nos aporta una información. La capacidad de los módulos no es caprichosa ni es dictado por el mercado. Hay una limitación tecnológica que tiene que ver con el consumo, la disipación de calor y hasta la fiabilidad de transferencia de las señales dentro de los módulos. Nos aporta una información. La capacidad de los módulos no es caprichosa ni es dictado por el mercado. Hay una limitación tecnológica que tiene que ver con el consumo, la disipación de calor y hasta la fiabilidad de transferencia de las señales dentro de los módulos.

3 DDR Bus de datos de 64 Bus de datos de 64 Compatible con FSB (bus del procesador) Compatible con FSB (bus del procesador) Frecuencias de funcionamiento Frecuencias de funcionamiento Entre 100MHz y 200MHz (266MHz) Entre 100MHz y 200MHz (266MHz) Tener en cuenta que entrega dos datos por ciclo con lo cual la frecuencia virtual es el doble: Tener en cuenta que entrega dos datos por ciclo con lo cual la frecuencia virtual es el doble: 200MHz y 400MHz 200MHz y 400MHz

4 DDR Nomenclatura: Nomenclatura: Varias nomenclaturas Varias nomenclaturas 1º Mencionar la frecuencia real del reloj 1º Mencionar la frecuencia real del reloj ¿Cuál es el ancho de banda a 200MHz? ¿Cuál es el ancho de banda a 200MHz? a) 200MHz = 200*10 6 periodos de reloj / segundo a) 200MHz = 200*10 6 periodos de reloj / segundo b) 8 vías entregando datos por periodo: 8* 200*10 6. b) 8 vías entregando datos por periodo: 8* 200*10 6. Pero como es DDR entrega dos bytes por ciclo (8* 200*10 6 )*2=3200MB/s Pero como es DDR entrega dos bytes por ciclo (8* 200*10 6 )*2=3200MB/s

5 DDR 2 Mencionar la frecuencia virtual 2 Mencionar la frecuencia virtual PC400 o DDR400 PC400 o DDR400 La frecuencia del bus es 200MHz pero la virtual es 400Hz La frecuencia del bus es 200MHz pero la virtual es 400Hz (8* 400*10 6 )=3200MB/s (8* 400*10 6 )=3200MB/s

6 DDR 3 Mencionar la tasa de transferencia 3 Mencionar la tasa de transferencia PC3200 PC3200 Si 3200 es la tasa de transferencia ¿Cuál es la frecuencia real del reloj a la que debe funcionar? Si 3200 es la tasa de transferencia ¿Cuál es la frecuencia real del reloj a la que debe funcionar?

7 DDR CAS o CL CAS o CL Representa la latencia de la memoria. Representa la latencia de la memoria. Se usa como otra medida de comparación entre memorias Se usa como otra medida de comparación entre memorias Cuanto tarda el módulo en devolver el dato solicitado a partir de que se activa la señal CAS Cuanto tarda el módulo en devolver el dato solicitado a partir de que se activa la señal CAS DDR: CL = 2, 2.5,3 DDR: CL = 2, 2.5,3

8 DDR ¿Qué es mejor una DDR200 CL2 o una DDR400 CL3? ¿Qué es mejor una DDR200 CL2 o una DDR400 CL3? DDR 200, reloj a 100MHz, periodo 10ns DDR 200, reloj a 100MHz, periodo 10ns Entrega el dato a los 20ns Entrega el dato a los 20ns DDR400, reloj a 200MHz, periodo 5ns DDR400, reloj a 200MHz, periodo 5ns Entrega el dato a los 15ns Entrega el dato a los 15ns

9 DDR DIMM (Dual Inline Memory Module) DIMM (Dual Inline Memory Module) Tamaño 184 pines Tamaño 184 pines Muesca (la muesca evita problemas de compatibilidad) Muesca (la muesca evita problemas de compatibilidad) Voltaje: Voltaje: <3v: 2.5v, 2.7v <3v: 2.5v, 2.7v Implica reducción de consumo, reducción de calor, lo que reduce problemas técnicos y ocasión para aumentar las frecuencias de funcionamiento interno. Implica reducción de consumo, reducción de calor, lo que reduce problemas técnicos y ocasión para aumentar las frecuencias de funcionamiento interno.

10 DDR http://es.wikipedia.org/wiki/DDR http://es.wikipedia.org/wiki/DDR http://es.wikipedia.org/wiki/DDR

11 DDR2 Los módulos DDR2 son capaces de trabajar con 4 bits por ciclo, es decir 2 de ida y 2 de vuelta en un mismo ciclo. Los módulos DDR2 son capaces de trabajar con 4 bits por ciclo, es decir 2 de ida y 2 de vuelta en un mismo ciclo.bits Esta definición, en lo que valga, hay que aplicarla a nivel interno del módulo. Esta definición, en lo que valga, hay que aplicarla a nivel interno del módulo. En realidad las DDR2 siguen funcionando externamente tal y como lo hacían las DDR, siguen entregando dos bytes por ciclo. Sólo que se han mejorado las frecuencias de funcionamiento En realidad las DDR2 siguen funcionando externamente tal y como lo hacían las DDR, siguen entregando dos bytes por ciclo. Sólo que se han mejorado las frecuencias de funcionamiento Nuevo rango de frecuencias: 200MHz-533MHz Nuevo rango de frecuencias: 200MHz-533MHz Consumo: 1.8v Consumo: 1.8v DIMM: 240 pines, muesca en posición diferenciada. DIMM: 240 pines, muesca en posición diferenciada.

12 DDR2 Su mayor logro es funcionar internamente a menor frecuencia que las ddr. De ahí su reducción de consumo. A cambio duplican determinados elementos lo que les permite devolver (internamente) el doble de resultados

13 DDR2 CL: 3,4,5,6,7 CL: 3,4,5,6,7 Su principal inconveniente es la alta latencia. Su principal inconveniente es la alta latencia. A la misma frecuencia que una DDR rendiría menos. A la misma frecuencia que una DDR rendiría menos.

14 DDR2 http://es.wikipedia.org/wiki/DDR2 http://es.wikipedia.org/wiki/DDR2 http://es.wikipedia.org/wiki/DDR2 http://www.tech-faq.com/ddr2-sdram.shtml http://www.tech-faq.com/ddr2-sdram.shtml http://www.tech-faq.com/ddr2-sdram.shtml http://www.pcstats.com/articlCLeview.cfm?articleID=1573 http://www.pcstats.com/articlCLeview.cfm?articleID=1573 http://www.pcstats.com/articlCLeview.cfm?articleID=1573

15 DDR3 Reducción de consumo con respecto a DDR2: 1.5v Reducción de consumo con respecto a DDR2: 1.5v Aumento de frecuencias de funcionamiento: 400MHz-800MHz Aumento de frecuencias de funcionamiento: 400MHz-800MHz Buffers internos 8x (DDR2 4x, DDR 2x) Buffers internos 8x (DDR2 4x, DDR 2x) DIMM 240 muesca diferenciada DIMM 240 muesca diferenciada

16 DDR3 http://es.wikipedia.org/wiki/DDR3 http://es.wikipedia.org/wiki/DDR3 http://es.wikipedia.org/wiki/DDR3 http://www.simmtester.com/page/news/showpubnews.asp?title=What+is+ DDR3+Memory%3F&num=145 http://www.simmtester.com/page/news/showpubnews.asp?title=What+is+ DDR3+Memory%3F&num=145 http://www.simmtester.com/page/news/showpubnews.asp?title=What+is+ DDR3+Memory%3F&num=145 http://www.simmtester.com/page/news/showpubnews.asp?title=What+is+ DDR3+Memory%3F&num=145

17 Single Memory Channel vs. Dual Memory Channel Aunque pueden haber slots para varios módulos, los módulos son accedidos individual y secuencialmente. Nunca en paralelo. Aunque pueden haber slots para varios módulos, los módulos son accedidos individual y secuencialmente. Nunca en paralelo. En los Dual… Existen dos lógicas controladoras de memoria, de manera que pueden acceder simultáneamente a ambos módulos En los Dual… Existen dos lógicas controladoras de memoria, de manera que pueden acceder simultáneamente a ambos módulos Equivale a tener un bus de datos de 128 bits Equivale a tener un bus de datos de 128 bits

18 Single Memory Channel vs. Dual Memory Channel Los slots de cada canal se diferencian por colores Los slots de cada canal se diferencian por colores Los canales deben cumplir, en cuanto carga de módulos, determinadas condiciones de equivalencia. Los canales deben cumplir, en cuanto carga de módulos, determinadas condiciones de equivalencia. http://www.pctelecos.com/documents/ddryddr2.pdf http://www.pctelecos.com/documents/ddryddr2.pdf http://www.pctelecos.com/documents/ddryddr2.pdf http://en.wikipedia.org/wiki/Dual-channel_architecture http://en.wikipedia.org/wiki/Dual-channel_architecture http://en.wikipedia.org/wiki/Dual-channel_architecture

19 Buffered/unbuffered Los módulos bufferes tienen unos registros internos donde almacenan las direcciones tomadas del bus. Los módulos bufferes tienen unos registros internos donde almacenan las direcciones tomadas del bus. El objetivo es potenciar la señal en un entorno donde muchos dispositivos están conectados al bus leyendo. El objetivo es potenciar la señal en un entorno donde muchos dispositivos están conectados al bus leyendo. Se supone que mejora la eficacia frente a determinado tipo de errores Se supone que mejora la eficacia frente a determinado tipo de errores A cambio al posicionar un registro en medio provoca un retraso en la respuesta del dispositivo. A cambio al posicionar un registro en medio provoca un retraso en la respuesta del dispositivo. No es una característica configurable, el módulo dimm lo tiene o no lo tiene. No es una característica configurable, el módulo dimm lo tiene o no lo tiene. No se recomienda mezclar módulos de diferente tipo en el mismo canal No se recomienda mezclar módulos de diferente tipo en el mismo canal http://www.querycat.com/faq/5ae47129d8f3332b33aee707620283 a1 http://www.querycat.com/faq/5ae47129d8f3332b33aee707620283 a1 http://www.querycat.com/faq/5ae47129d8f3332b33aee707620283 a1 http://www.querycat.com/faq/5ae47129d8f3332b33aee707620283 a1

20 ECC Algunos módulos de memoria incorporan control de paridad. Algunos módulos de memoria incorporan control de paridad. Hay dos tipos de control de paridad: Hay dos tipos de control de paridad: Simple: sólo detecta si se mantiene la paridad Simple: sólo detecta si se mantiene la paridad ECC: es capaz de detectar y corregir ECC: es capaz de detectar y corregir En ambos casos, al número de líneas de datos (¿y direcciones?) se le añade líneas de paridad En ambos casos, al número de líneas de datos (¿y direcciones?) se le añade líneas de paridad 1 por cada 8 bits o vía. 1 por cada 8 bits o vía.

21 ECC Tanto el módulo de memoria como el hardware de la placa deben tener esta capacidad Tanto el módulo de memoria como el hardware de la placa deben tener esta capacidad En la BIOS de la placa debe activarse o no el control activo de la paridad. En la BIOS de la placa debe activarse o no el control activo de la paridad. Tanto la memoria como el controlador del bus de memoria toman parte activa en las comprobaciones y emisión correcta de datos. Tanto la memoria como el controlador del bus de memoria toman parte activa en las comprobaciones y emisión correcta de datos.

22 ECC http://www.tech-faq.com/ecc-memory.shtml http://www.tech-faq.com/ecc-memory.shtml http://www.tech-faq.com/ecc-memory.shtml http://www.pcguide.com/ref/ram/errECC-c.html http://www.pcguide.com/ref/ram/errECC-c.html http://www.pcguide.com/ref/ram/errECC-c.html http://www.pcguide.com/ref/ram/errParity-c.html http://www.pcguide.com/ref/ram/errParity-c.html http://www.pcguide.com/ref/ram/errParity-c.html