TECNOLOGÍA DE EQUIPOS INFORMÁTICOS

Presentación del tema: "TECNOLOGÍA DE EQUIPOS INFORMÁTICOS"— Transcripción de la presentación:

1 TECNOLOGÍA DE EQUIPOS INFORMÁTICOS
Tema 5.Circuitos combinacionales de procesamiento numérico

2 TEI. Tema 5. Estructuras circuitales combinacionales [Página 2]
Contenido 5.1. Introducción. 5.2. Operadores aritméticos. Estrategias de Implementación. Soportes circuitales. 5.3. Desplazadores - Rotadores. 5.4. Multiplicadores binarios combinacionales. 5.5. Unidad Aritmético Lógica. Implementación con lógica estructurada. TEI. Tema 5. Estructuras circuitales combinacionales [Página 2]

3 Introducción

4 TEI. Tema 5. Estructuras circuitales combinacionales [Página 4]
Introducción Las operaciones aritméticas se pueden implementar mediante circuitos lógicos binarios como los estudiados hasta ahora. El nivel de sencillez y rendimiento obtenido en los circuitos está dado por la técnica de diseño utilizada. En este capítulo se verán distintos diseños de circuitos lógicos para hacer operaciones aritméticas. TEI. Tema 5. Estructuras circuitales combinacionales [Página 4]

5 Operadores aritméticos. Estrategias de Implementación
Operadores aritméticos. Estrategias de Implementación. Soportes circuitales.

6 TEI. Tema 5. Estructuras circuitales combinacionales [Página 6]
La suma binaria La suma de dos números binarios de cuatro bits se realiza de derecha a izquierda, teniendo en cuenta los correspondientes posiciones significativas y el bit de arrastre (acarreo Cinx). El bit de arrastre generado en cada posición se utiliza en la siguiente posición significativa. TEI. Tema 5. Estructuras circuitales combinacionales [Página 6]

7 Semisumadores (half-adders)
TEI. Tema 5. Estructuras circuitales combinacionales [Página 7]

8 Sumadores Totales (full-adders)
TEI. Tema 5. Estructuras circuitales combinacionales [Página 8]

9 Implementación de Sumadores totales con semisumadores
TEI. Tema 5. Estructuras circuitales combinacionales [Página 9]

10 Implementación del sumador total mediante CPL
Todo el circuito es simétrico y los retardos de propagación de C y S son equivalentes Para S, véase la implementación CPL de XOR Para C, una PT implementa A.XOR(A,B) y la otra C.XOR(A,B). Después tenemos una OR TEI. Tema 5. Estructuras circuitales combinacionales [Página 10]

11 TEI. Tema 5. Estructuras circuitales combinacionales [Página 11]
El sumador espejo TEI. Tema 5. Estructuras circuitales combinacionales [Página 11]

12 TEI. Tema 5. Estructuras circuitales combinacionales [Página 12]
El sumador espejo Las cadenas de NMOS y PMOS son completamente simétricas Reducción de la capacidad parásita en el nodo Co Los transistores que procesan el acarreo (rojos) se optimizan para sean mas rápidos. Los transistores de la suma (azules) pueden tener un tamaño mínimo TEI. Tema 5. Estructuras circuitales combinacionales [Página 12]

13 Análisis del sumador espejo para A=1, B=0, C=1
TEI. Tema 5. Estructuras circuitales combinacionales [Página 13]

14 TEI. Tema 5. Estructuras circuitales combinacionales [Página 14]
Lógica de transistores de paso complementaria (CPL). Puertas elementales (AND,NAND,OR,NOR) TEI. Tema 5. Estructuras circuitales combinacionales [Página 14]

15 TEI. Tema 5. Estructuras circuitales combinacionales [Página 15]
Sumador completo CPL TEI. Tema 5. Estructuras circuitales combinacionales [Página 15]

16 Sumador completo con PT
TEI. Tema 5. Estructuras circuitales combinacionales [Página 16]

17 Sumador completo con PT. Circuito de entrada
TEI. Tema 5. Estructuras circuitales combinacionales [Página 17]

18 Sumador completo con PT. Circuito de entrada
TEI. Tema 5. Estructuras circuitales combinacionales [Página 18]

19 Sumador completo con PT. Circuito de entrada
Inversor CMOS TEI. Tema 5. Estructuras circuitales combinacionales [Página 19]

20 Sumador completo con PT. Circuito de entrada
TEI. Tema 5. Estructuras circuitales combinacionales [Página 20]

21 Sumador completo con PT. Circuito de entrada
TEI. Tema 5. Estructuras circuitales combinacionales [Página 21]

22 Sumador completo con PT. Salida
TEI. Tema 5. Estructuras circuitales combinacionales [Página 22]

23 Sumador en cascada de 4 bits (Ripple Carry Adder)
TEI. Tema 5. Estructuras circuitales combinacionales [Página 23]

24 Desplazadores - Rotadores

25 TEI. Tema 5. Estructuras circuitales combinacionales [Página 25]
Introducción Los desplazadores son, en general, elementos esenciales de las operaciones de los microprocesadores, y en particular, de sus operaciones aritméticas Entre los desplazamientos requeridos están el acarreo de bits, el cambio de byte (swap) y la rotación TEI. Tema 5. Estructuras circuitales combinacionales [Página 25]

26 TEI. Tema 5. Estructuras circuitales combinacionales [Página 26]
Desplazador binario Si L then Bi=Ai-1 Si R then Bi=Ai+1 TEI. Tema 5. Estructuras circuitales combinacionales [Página 26]

27 Multiplicadores binarios combinacionales

28 La multiplicación binaria
Multiplicación de dos números de 4 bits TEI. Tema 5. Estructuras circuitales combinacionales [Página 28]

29 Implementación de un multiplicador
La implementación del multiplicador que se va a estudiar está compuesta de puertas AND y sumadores completos. Los primeros generan productos parciales (B0A0, B0A1, etc) que luego suman los Full adders (S1, S2,…). TEI. Tema 5. Estructuras circuitales combinacionales [Página 29]

30 Implementación de un multiplicador
TEI. Tema 5. Estructuras circuitales combinacionales [Página 30]

31 Unidad Aritmético Lógica. Implementación con lógica estructurada.

32 Diagrama de bloques de una ALU (1)
Una unidad aritmética lógica o ALU (Arithmetic Logic Unit) puede realizar un conjunto de operaciones aritméticas básicas y un conjunto de operaciones lógicas, a través de líneas de selección. TEI. Tema 5. Estructuras circuitales combinacionales [Página 32]

33 Diagrama de bloques de una ALU (2)
Las cuatro entradas de A se combinan con las de B generando una operación de salida de cuatro bits en F. La entrada de selección de modo S2 distingue entre las operaciones aritméticas y lógicas. Las entradas de selección S0 y S1 determinan la operación aritmética o lógica. Con las entradas S0 y S1 se pueden elegir cuatro operaciones aritméticas (con S2 en un estado) y cuatro lógicas (con S2 en otro estado). Los acarreos de entrada y salida tienen sentido únicamente en las operaciones aritméticas. TEI. Tema 5. Estructuras circuitales combinacionales [Página 33]

34 Bloques circuitales de un procesador
Unidad aritmético-lógica Sumador, multiplicador, desplazador, comparador, etc. Memoria RAM, ROM, Buffers, registros de desplazamiento Control Maquinas de estados finitos (PLA), contadores Interconectadores Switches, bus drivers,… TEI. Tema 5. Estructuras circuitales combinacionales [Página 34]