Biestables Tema 8.

Slides:



Advertisements
Presentaciones similares
Circuitos Secuenciales
Advertisements

Tema 7: Análisis y diseño con registros
2 Curso de Ingenieros de Telecomunicación Soluciones al examen 20 de Junio Con la llegada definitiva de la nueva moneda, el euro, se hace preciso.
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
Circuitos secuenciales
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Circuitos Secuenciales
Flip-Flop RS.
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
Diseño digital para microprocesadores
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
EXAMEN CORTO SOBRE FLIP-FLOPS
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
REGISTROS DE DESPLAZAMIENTO
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
TIMER 1 El módulo TIMER1 así como el TIMER0 es un temporizador/contador con las siguientes características. Trabaja con 16 bits (con 2 registros de 8 bits:TMR1H.
El Contador Binario.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
AOs con realim. positiva
Lógica de Tres Estados (TRI-STATE)
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
“Organización y Arquitectura de Computadores” William Stallings
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Circuitos Digitales.
Organización del Computador 1
Diseño lógico secuencial con VHDL
Diseño de Combinacionales. Diseño Combinacional El diseño consiste en crear un sistema que cumpla con unos requerimientos establecidos, siempre tratando.
Sistemas Secuenciales Electrónica Digital
Sesión 07: Interrupciones. 2009/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Sistemas Digitales II Universidad.
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Abril 2015 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Lo poco.
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Diseño de Sistemas Secuenciales Síncronos
Máquinas de estado con VHDL
BUSES DE DATOS.
Circuitos secuenciales 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
TEMA 1: UNIDAD DE CONTROL
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Tema 1. Sistemas combinacionales básicos Introducción Álgebra de Boole Puertas lógicas ideales Biestables Simplificación de ecuaciones lógicas Circuitos.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
5. Análisis y diseño de sistemas secuenciales (I)
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
TEMA 5 CONTADORES (Divisores de frecuencia)
FLIP - FLOPS.
SISTEMAS SECUENCIALES DIGITALES
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

Biestables Tema 8

Al final de este tema sabrás ... Concepto de biestable, funcionalidad y tipos De una entrada: Biestable D y Biestable T De dos entradas: Biestable JK y Biestable RS Biestables síncronos y asíncronos Cronogramas Biestable RS con puertas Consideraciones temporales

Concepto de biestable Son células elementales de memoria, capaces de almacenar un bit de información. Pueden adoptar dos estados estables: '0' y '1'. La salida y el estado coinciden. Clasificación: Según la presencia de reloj: Asíncronos, sin reloj Síncronos, con reloj Según consideraciones temporales con reloj: Activos por nivel Disparados por flanco

Presencia del reloj Biestables asíncronos Biestables síncronos: las salidas responden inmediatamente a los valores de las entradas Biestables síncronos: las salidas responden en función de la señal de reloj activos por nivel: cuando el reloj se encuentra en el nivel activo, las salidas responden a todas las variaciones de las entradas. disparados por flanco: cuando se produce el flanco, las salidas toman el valor correspondiente a las entradas en dicho instante. Este valor no se modificará hasta el siguiente flanco, aunque varíe el valor de las entradas.

Entrada pasa a la salida Biestable D D=Q(t+1)= Q(t) Q(t+1) D 0 0 0 1 1 1 0 1 1 D Q(t+1) Función Entrada pasa a la salida 1 Q(t+1)=D=

Cronograma con biestable D (disparado en el flanco de bajada) Reloj Entrada D Salida Q

Biestable T T Q(t+1) Función Q(t) Mantiene el estado 1 Q’(t) Q(t) Mantiene el estado 1 Q’(t) Complementa el estado Q(t) Q(t+1) T 0 0 0 1 1 1 0 1 1

Cronograma con biestable T (disparado en el flanco de bajada) Reloj Entrada T Salida Q

Biestable JK J K Q(t+1) Función 0 0 Q(t) Mantiene estado 0 1 Kill 1 0 0 Q(t) Mantiene estado 0 1 Kill 1 Jump Q’(t) Complementa estado Q(t) Q(t+1) J K 0 0 0 X 0 1 X 1 0 X 1 1 1 X 0 Q(t+1)=J Q’(t) + K’ Q(t)=

Cronograma con biestable JK (disparado en el flanco de bajada) Reloj Entrada J Salida Q Entrada K

Biestable RS S R Q(t+1) Función 0 0 Q(t) Mantiene estado 0 1 Reset 1 0 0 Q(t) Mantiene estado 0 1 Reset 1 Set X Prohibido Q(t) Q(t+1) S R 0 0 0 X 0 1 1 0 0 1 1 1 X 0

Cronograma con biestable RS (disparado en el flanco de bajada) Entrada R Salida Q Entrada S Reloj

Activación por Flanco: Subida/Bajada Señales Preset (PRN) y Clear (CLRN) PRN y CLRN son señales asíncronas (independiente del reloj) PRN y CLRN son, además, activas a nivel bajo El resultado se propaga a la salida inmediatamente

Biestable RS asíncrono con Puertas lógicas realimentadas Funcionamiento del biestable según las combinaciones de entrada:

Hacer el biestable RS Síncrono Tan sencillo como añadir una entrada y un par de puertas lógicas. Para que las señales R y S modifiquen el valor del biestable, la entrada debe estar activa, es decir, CK=1 CK S R Q(t+1) Función X X Q(t) Mantiene estado 1 0 0 0 1 Reset Set X Prohibido

Activación por Nivel: Alto/Bajo

Biestable D síncrono por nivel

Temporización en los biestables (I) Tiempo de propagación (TPHL, TPLH)

Temporización en los biestables (II) Tiempo de establecimiento (setup ts): tiempo mínimo que el dato debe estar estable antes del flanco activo del reloj Tiempo de mantenimiento (hold th): tiempo mínimo que el dato debe estar estable después del flanco activo del reloj

Temporización en los biestables (III) El período mínimo de reloj, que determina la frecuencia máxima de trabajo, depende de: el tiempo de propagación del biestable el tiempo de la lógica combinacional conectada detrás del biestable el tiempo de setup del próximo biestable

Problemas del sincronismo por nivel con biestables D (I)

Problemas del sincronismo por nivel con biestables D (II)