Sistemas Secuenciales Electrónica Digital

Slides:



Advertisements
Presentaciones similares
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Advertisements

Tema 7: Análisis y diseño con registros
2 Curso de Ingenieros de Telecomunicación Soluciones al examen 20 de Junio Con la llegada definitiva de la nueva moneda, el euro, se hace preciso.
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)
Prof. Edgardo Vargas Moya
Circuitos secuenciales
Circuitos secuenciales
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
INTEGRANTES: CABRERA BYRON GUAMAN PABLO NIOLA XAVIER MOLINA JORGE
Circuitos Secuenciales
Álgebra de Boole Electrónica Digital
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
EXAMEN CORTO SOBRE FLIP-FLOPS
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
REGISTROS DE DESPLAZAMIENTO
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
El Contador Binario.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica de Tres Estados (TRI-STATE)
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
Maestría en Ingeniería Electrónica
Sistemas Combinacionales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Circuitos Digitales.
Organización del Computador 1
Diseño lógico secuencial con VHDL
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
Oscar Ignacio Botero Henao
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Abril 2015 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Lo poco.
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Biestables Tema 8.
Diseño de Sistemas Secuenciales Síncronos
Máquinas de estado con VHDL
Circuitos secuenciales 2
Diseño de CIs I Máquina de test Generación de vectores de test para cada fallo Definición del modelo de fallos (Lista de fallos) Simulación.
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
FLIP - FLOPS.
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Universidad Central F.C.F.M. Ingeniería Ejecución Informática Electrónica Digital1 3. Flips-flops, Registros y Contadores  Temario Cerrojos Secuenciamiento.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

Sistemas Secuenciales Electrónica Digital Electrónica Básica Sistemas Secuenciales Electrónica Digital José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

CIRCUITOS SECUENCIALES Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores anteriores de determinadas salidas ( e.d. depende de la vida pasada del circuito) Sistema combinacional Circuito de realimentación Entradas Salidas

CIRCUITOS SECUENCIALES Los circuitos secuenciales pueden ser: Asíncronos: no dependen de ninguna señal de reloj Síncronos: dependen de un reloj Sistema combinacional Entradas Salidas Salidas que actúan como entradas Sistema combinacional Elementos de memoria Entradas Salidas Generador de impulsos de reloj

CIRCUITOS SECUENCIALES Las células básicas de los circuitos secuenciales son los biestables los cuales pueden ser: Asíncronos: no dependen de ninguna señal de reloj Síncronos: dependen de un reloj Activos por nivel Activos por flanco  Flip-Flops Los más utilizados son: RS JK D T etc

BIESTABLES ASÍNCRONOS BIESTABLE RS NOR Tabla de Verdad S R Q(t+1) Q(t+1) Q(t) Q(t) No cambia 1 1 Reset 1 1 Set 1 1 - - Indeseable S R Q(t) Q(t+1) No cambia 1 1 R Q 1 Cuando RS la salida sigue a la S 1 1 1 1 S Q 1 1 1 1 1 - Indeseable 1 1 1 -

BIESTABLES ASÍNCRONOS BIESTABLE RS NOR Tabla de Transición Q(t) Q(t+1) S R X 1 1 1 1 1 1 X R Q S Q

BIESTABLES ASÍNCRONOS BIESTABLE RS NAND Tabla de Verdad S R Q(t+1) Q(t+1) - - Indeseable Set 1 1 1 1 Reset 1 1 Q(t) Q(t) No cambia S R Q(t) Q(t+1) - Indeseable 1 - R Q 1 1 Cuando RS la salida sigue a la R 1 1 1 1 S Q 1 1 1 1 No cambia 1 1 1 1

BIESTABLES ASÍNCRONOS BIESTABLE RS NAND Tabla de Transición Q(t) Q(t+1) S R 1 X 1 1 1 1 1 1 X 1 R Q S Q

BIESTABLES ASÍNCRONOS BIESTABLE JK Tabla de Verdad J K Q(t+1) Q(t+1) Q(t) Q(t) No cambia 1 1 Reset 1 1 Set J Q 1 1 Q(t) Q(t) Cambia J K Q(t) Q(t+1) K Q No cambia 1 1 1 Cuando JK la salida sigue a la J 1 1 1 1 1 1 1 1 1 1 Cambia Oscilación para J=K=1  Carreras  No se suelen usar  Sol: Biestable JK M/S 1 1 1

BIESTABLES ASÍNCRONOS BIESTABLE JK Tabla de Transición Q(t) Q(t+1) J K J Q X 1 1 X K 1 X 1 Q 1 1 X

BIESTABLES ASÍNCRONOS BIESTABLE TIPO T ( = JK cortocircuitando J=K) Tabla de Verdad T Q(t) Q(t+1) T Q No cambia 1 1 1 1 Q Cambia (TOGGLE) 1 1

BIESTABLES ASÍNCRONOS BIESTABLE TIPO D ( No hace nada, sirve de memoria) D Q(t) Q(t)

NECESIDAD DE SISTEMAS SÍNCRONOS Generación de un GLITCH

NECESIDAD DE SISTEMAS SÍNCRONOS Efecto de un GLITCH sobre un biestable

BIESTABLES SÍNCRONOS Entradas asíncronas  no dependen de reloj  PRESET (poner a 1 la salida) y CLEAR (poner a 0 la salida) Activas a nivel alto Activas a nivel bajo PR PR CLR CLR No pueden estar activas a la vez

BIESTABLES SÍNCRONOS Entradas de reloj  CK, CLK, CLOCK ... nivel alto Disparo por nivel nivel bajo CLK flanco de subida CLK Disparo por flanco flanco de bajada CLK

BIESTABLES SÍNCRONOS Entradas síncronas  dependen del reloj  R, S, J, K, T, D R J T S K

BIESTABLES SÍNCRONOS Orden de prioridad: 1.- Entradas Asíncronas 2.- Entrada de Reloj 3.- Entradas Síncronas PR PR R Q R Q S CLK Q Q CLK S CLR CLR

BIESTABLES SÍNCRONOS BIESTABLE RS SÍNCRONO ACTIVADO POR NIVEL R Q S Q

BIESTABLES SÍNCRONOS BIESTABLE RS SÍNCRONO CON ENTRADAS ASÍNCRONAS PR R Q S PR CLR C S R Q(t+1) Q CLK 1 X X X 1 1 X X X Indeseado X X X 1* 1 1 Q(t) CLR 1 1 1 1 1 1 1 1 1 1 1 Indeterminado

BIESTABLES SÍNCRONOS BIESTABLE RS SÍNCRONO ACTIVADO POR FLANCO (FLIP-FLOP) R Q S Q CLK

BIESTABLES SÍNCRONOS BIESTABLE JK MAESTRO ESCLAVO (MASTER-SLAVE)

BIESTABLES SÍNCRONOS FLIP-FLOP JK SÍNCRONO ACTIVADO POR FLANCO J Q J Q CLK CLK C S R Q X 1 C S R Q X 1

BIESTABLES SÍNCRONOS BIESTABLE TIPO D Modo memoria Modo transparente C Q(t) Q(t+1) 1 1 Modo memoria D Q 1 1 1 1 1 1 1 Modo transparente Q 1 1 1 CLK 1 1 1 1

BIESTABLES SÍNCRONOS FLIP-FLOP TIPO D

BIESTABLES SÍNCRONOS FLIP-FLOP TIPO T

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA SERIE

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA SERIE

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA PARALELA

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA SERIE SALIDA PARALELA

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA SERIE

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA SERIE

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA PARALELA

REGISTROS DE DESPLAZAMIENTO REGISTRO DE DESPLAZAMIENTO ENTRADA PARALELA SALIDA PARALELA

CONTADORES Definición: Circuito secuencial cuyas salidas representan en un determinado código el número de impulsos que se aplican a la entrada Estructura: Biestables activados por flanco (FF) conectados entre sí Módulo (M): número de valores por los que pasa (divisor por M) Tipos: Ascendentes Descendentes Asíncronos  Los FF no comparten la misma señal de reloj Síncronos  Los FF comparten la misma señal de reloj: Síncronos propiamente dichos Contadores basados en registros de desplazamiento

CONTADORES CONTADORES ASÍNCRONOS

CONTADORES CONTADORES ASÍNCRONOS  Utiliza FF tipo T o tipo JK Q CLK “1” l Entrada de impulsos a contar QA QB QC Problema  lento ya que cada FF debe esperar a que el anterior bascule Módulo = M = 2n = 23 = 8 impulsos

CONTADORES CONTADORES ASÍNCRONOS  Módulo  2n Se parte de un contador de M = 2n y se conecta la primera combinación no deseada mediante una NAND a las entradas CLEAR de los FF JK o T. Ej: contador M = 12 J K Q CLK “1” l Entrada de impulsos a contar C

CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S

CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S Simplificamos por Karnaugh: JD=KD=QAQBQC JC=KC=QAQB JB=KB=QA JA=KA=“1”

CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S J K Q CLK “1” l Entrada de impulsos a contar QA QB QC QD

CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S Podemos ahorrar puertas lógicas si nos damos cuenta que: JA=KA=“1” JB=KB=QA JC=KC=JBQB JD=KD=JCQC

CONTADORES CONTADORES SÍNCRONOS  Ej: Contador M = 16 con biestables JK M/S J K Q CLK “1” l C QA QB QC QD

CONTADORES CONTADORES SÍNCRONOS  Ej: UP/DOWN Counter M = 5

CONTADORES CONTADORES SÍNCRONOS  Ej: UP/DOWN Counter M = 5

CONTADORES CONTADORES SÍNCRONOS DE CUALQUIER SECUENCIA  Ej: Contador de la secuencia “2, 3, 5, 1, 7, 2, 3,...”

CONTADORES CONTADORES SÍNCRONOS DE CUALQUIER SECUENCIA  Ej: Contador de la secuencia “2, 3, 5, 1, 7, 2, 3,...”

CONTADORES CONTADORES SÍNCRONOS BASADOS EN REGISTROS DE DESPLAZAMIENTO  CONTADOR EN ANILLO

CONTADORES CONTADORES SÍNCRONOS BASADOS EN REGISTROS DE DESPLAZAMIENTO  CONTADOR JOHNSON O ANILLO INVERTIDO