EL PRIMER TRANSISTOR INSTITUTO POLITECNICO NACIONAL CENTRO DE INVESTIGACIÓN EN COMPUTACIÓN LABORATORIO DE MICROTECNOLOGIA Y SISTEMAS EMBEBIDOS Bell Labs, 1947 SEMICONDUCTOR: GERMANIO CONTACTOS: ORO BASE: METAL

2 Cap. de Canal Cap. de Unión C gs C gd y C gb Capacitancias del Transistor CMOS

3 Potencia Dinámica: Se debe a la carga y descarga de capacitancias parásitas Potencia Estática: Se debe a las corrientes de fuga Consumo de Potencia

4 Tipos de Transistores

5 Transistor n-MOS/p-MOS Sección transversal CMOS

6 Modelos de circuitos CMOS

7 El Inversor CMOS

8 Corriente a Corto Circuito

9 1)Consumo de Potencia Dinámica: Carga y Descarga de Capacitores. 2)Corrientes de Corto-Circuito: Corto-circuitos entre el camino de VCC a GND en la conmutación. 3)Consumo Estático (Leakage): Corrientes de fuga en diodos y transistores. Disipación de Potencia

Consumo Estático (Leakage) Incrementar el (Aislante) Tox Apagar la fuente de Voltaje Vdd Modelos de Corriente de Fuga: Incrementar el Vth Anantha Chandrakasan et al, “Design of High-Performance Microprocessors Circuits”, IEEE, 2001 P. Estática es Tolerable > 100nm > P. Estática es un Problema

Modelo de Potencia en un Chip Fracción de Compuertas conmutando activamente Capacitancia Global del Chip Frecuencia de operación Corriente de fuga EstáticaDinámicaCorto-Circuito

12 Las Interconexiones CMOS

13 Sección transversal de las interconexiones

14 Donde: R=Resistencia V, I=Voltaje, Corriente L=Longitud W, T=Ancho, Alto A=Área de la Sección Transversal σ =Resistividad del Material (Al, Cu, ) Modelo de interconexiones CMOS

15 Intel Co. a) Global Layer lines b) Local and Intermediate Layers lines Modelos de interconexiones CMOS

16 Tiempo de Propagación: Considerando que el voltaje de umbral para un inversor ideal con retardos de propagación de “1” a “0” y de “0” a “1” iguales para crear un inversor simétrico es: Relación α= WL (p) /WL (n) : Diseño de un inversor CMOS

El inversor CMOS

18 Layout del Inversor CMOS

19 Compuertas Simples: NAND (2 entradas) NOR ( 2 entradas) B Out01 A B 01 A Lógica Estática

20 Principios: N+2 transistores para formar una función de N entradas. No disipa potencia estática (idealmente) Requiere una señal de reloj para su operación Opera en dos fases Operación (en las dos fases de reloj): Precarga: CLK=0, la salida se precarga a VCC por MP, mientras MN esta apagado (no hay flujo de corriente DC). Evaluación: CLK=1, MN se enciende, mientras MP se apaga, la salida es llevada a 0 dependiendo de los valores en la entrada, si no el valor pre-cargado permanece. Lógica Dinámica

21 NAND (2 entradas)NOR ( 2 entradas) Compuertas Simples: Lógica Dinámica