Retardo de Propagación

Slides:



Advertisements
Presentaciones similares
Álgebra de Boole El álgebra booleana es un sistema matemático deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario " º.
Advertisements

Circuitos Secuenciales
Capítulo 1 Algebra de Boole.
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
Circuitos secuenciales
Bugs, Glitches y errores de Pokemon
PERÍODO DE RECUPERACIÓN
Instalación de Computadoras
Circuitos de Conmutación
Organización de Computadoras UNLA
1 UNIVERSIDAD NACIONAL DE INGENIERIA LOGICA COMBINACIONAL Y SECUENCIAL FACULTAD DE INGENIERIA QUIMICA Y MANUFACTURERA Ing. JORGE COSCO GRIMANEY CONTROLES.
Sistemas Sincrónicos vs. Asincrónicos
Presentacion Ejecutiva
Compuertas lógicas Puertas lógicas.
Circuitos digitales secuenciales I: Resumen del contenido
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
Algebra Booleana y Compuertas Lógicas
Circuitos Secuenciales
Lazo de Enganche en fase (Phase locked Loop)
Álgebra de Boole Electrónica Digital
Circuitos Combinacionales Comunes
Universidad Autónoma San Francisco
Flip-Flop RS.
Ejercicio compuestas lógicas “INVERSORES”
CABLEADO DE SEMAFORO COMPLETO.
Sistemas de Numeración
EL RELÉ..
Electrónica Digital.
EXAMEN CORTO SOBRE FLIP-FLOPS
Circuito divisor de Frecuencia x 2
Familias Lógicas Circuitos Electrónicos Digitales
Postulados del álgebra de boole
EXAMEN CORTO SOBRE FLIP-FLOPS
Codificador de convolución
El Contador Binario.
COMPUERTAS LOGICAS Ing. Victor Manuel Mondragon M.
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
Tecnologías de las computadoras
Lógica de Tres Estados (TRI-STATE)
ARQUITECTURA DE COMPUTADORES
Control y programación de sistemas automáticos: Álgebra de Boole
Organización del Computador 1
[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
31 Olimpiada Matemática Thales
Diseño lógico secuencial con VHDL
Diseño de Combinacionales. Diseño Combinacional El diseño consiste en crear un sistema que cumpla con unos requerimientos establecidos, siempre tratando.
Sistemas Secuenciales Electrónica Digital
ELECTRÓNICA DIGITAL.
ARQUITECTURA DE COMPUTADORES
Álgebra Booleana. Equipo Cero Lógico.. Introducción: EEn este trabajo se presentara la solución a una compuerta lógica, presentando todos los pasos.
Organización del Computador 1
Organización del Computador 1
[ Sistemas Operativos ] Präsentat ion Universidad de Magallanes Facultad de Ingeniería Departamento de Ingeniería en Computación MIC3181 Algebra de Boole.
Reglas Básicas del Álgebra de Boole
Circuitos Lógicos 20 septiembre 2010.
Compuertas lógicas Estos circuitos pueden visualizarse como máquinas que contienen uno o más dispositivos de entrada y exactamente un dispositivo de salida.
FLIP - FLOP Oscar Ignacio Botero H..
COMPUERTAS LÓGICAS Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Unidad-3 Electrónica Digital
Diseño Digital FAMILIA LÓGICA TTL.
Máquinas de estado con VHDL
Circuitos Combinacionales I
Circuitos secuenciales 2
Tomás García González Universidad Nacional Autónoma de México Facultad de Contaduría y Administración Facultad de Contaduría y Administración Sistema de.
Estructura y funcionamiento de un sistema de cómputo
Circuitos Lógicos 20 septiembre ¿Qué son? Son estructuras formales que representan sistemas para la transmisión de información de toda índole (desde.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
إعداد الطالب:رامي خليل بإشراف الدكتور المهندس:نزيه أبو صالح
Transcripción de la presentación:

Retardo de Propagación Al tiempo que tarda una compuerta en procesar la información se lo conoce como RETARDO DE PROPAGACIÓN

Como el circuito A es mas lento los datos llegan después Sincronización Como el circuito A es mas lento los datos llegan después CIRCUITO A CIRCUITO B Este valor que debería ser “1”, durante un tiempo es cero, este error se conoce como Glitch

A este problema se le puede dar dos posibles soluciones: Primera solución UFFF¡¡¡ Al circuito más rápido lo volvemos más lento Al circuito que lo vuelve mas lento se lo conoce como retardo

La segunda Solución Se utiliza un clock para sincronizar los datos y que lleguen al mismo tiempo

Clock Por Nivel El clock por Nivel es como un semaforo que mientras esta verde pueden pasar indefinida cantidad de autos, y mientras esta rojo no pueden transitar

El Clock por Flancos El Clock por flancos es como una barrera de peaje, la que deja pasar uno por vez

Circuito detector de Nivel Un cero en la entrada común de las AND implica que sus salidas sean cero. Ya que según algebra de boole X . 0 = 0 Circuito detector de Nivel 1 1 Clock 1 Un uno en la entrada común (Clock) de las AND implica que los datos en las otras entradas pasen a las salidas. Ya que según algebra de boole X . 1 = X

El detector de Flancos El pulso en la salida solo aparese en la transición 0 -1 1 1 1 1 Debido al retardo de propagación del negador por un muy corto tiempo hay un uno en la salida de la AND

Si combinamos un detector de flancos junto a un detector de nivel 1 1 Salida Clock Entrada Salida 1 Entrada Al cambiar de 0 a 1 los datos de la entrada Pasan a la salida solo por un instante equivalente a un retardo de propagación 1 Al pasar la transición la salida vuelve a cero