SISTEMAS DIGITALES SECUENCIALES

Slides:



Advertisements
Presentaciones similares
Circuitos Secuenciales
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Tema 7: Análisis y diseño con registros
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)
Diseño de Circuitos Lógicos Secuenciales1
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
Circuitos secuenciales
Circuitos secuenciales
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
INTEGRANTES: CABRERA BYRON GUAMAN PABLO NIOLA XAVIER MOLINA JORGE
Circuitos Secuenciales
Flip-Flop RS.
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
Diseño de un Controlador de Luces de un Semáforo
EXAMEN CORTO SOBRE FLIP-FLOPS
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
REGISTROS DE DESPLAZAMIENTO
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
TIMER 1 El módulo TIMER1 así como el TIMER0 es un temporizador/contador con las siguientes características. Trabaja con 16 bits (con 2 registros de 8 bits:TMR1H.
El Contador Binario.
Sistemas Secuenciales Asincrónicos
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
Convertidores analógico-digitales
Maestría en Ingeniería Electrónica
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Circuitos Digitales.
Organización del Computador 1
Diseño lógico secuencial con VHDL
Sistemas Secuenciales Electrónica Digital
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
CIRCUITOS NO COMBINACIONALES
Oscar Ignacio Botero Henao
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Abril 2015 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Lo poco.
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Biestables Tema 8.
Diseño de Sistemas Secuenciales Síncronos
Máquinas de estado con VHDL
Circuitos secuenciales 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
5. Análisis y diseño de sistemas secuenciales (I)
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
FLIP - FLOPS.
CIRCUITOS SECUENCIALES
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Universidad Central F.C.F.M. Ingeniería Ejecución Informática Electrónica Digital1 3. Flips-flops, Registros y Contadores  Temario Cerrojos Secuenciamiento.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

SISTEMAS DIGITALES SECUENCIALES TABLA DE ACTIVACION ELEMENTO BASICO DE MEMORIA

SISTEMAS DIGITALES SECUENCIALES 1. TIEMPO DE ESTABLECIMIENTO (SETUP-TIME) TIEMPO ANTERIOR AL FLANCO DE TOMA DE DATOS. DURANTE ESTE TIEMPO LA SEÑAL DE ENTRADA HA DE PERMANECER CONSTANTE PARA EVITAR ERRORES EN LA LECTURA. 2. TIEMPO DE MANTENIMIENTO (HOLD-TIME) TIEMPO POSTERIOR AL FLANCO DE TOMA DE DATOS (DURANTE ESTE TIEMPO LA SEÑAL DE ENTRADA PERMANECERÁ CONSTANTE) 3. TIEMPO DE PROPAGACIÓN (DELAY-TIME) TIEMPO QUE TRANSCURRE DESDE EL FLANCO ACTIVO DE RELOJ HASTA EL CAMBIO DE ESTADO. 4. TIEMPO DE “PRESET” Y “CLEAR” TIEMPO MÍNIMO QUE DEBEN DE ESTAR ACTIVADAS LAS SEÑALES DE PRESET Y CLEAR Y QUE GARANTIZA SU CORRECTO FUNCIONAMIENTO. 5. FRECUENCIA MÁXIMA DE RELOJ ES LA FRECUENCIA MÁXIMA PARA LA QUE EL FABRICANTE GARANTIZA EL CORRECTO FUNCIONAMIENTO DE LOS BIESTABLES.

FLIP FLOP J-K TABLA DE ACTIVACION

FLIP FLOP T Tabla de Activación

FLIP – FLOP D Tabla de Activación

Contador asíncrono – Método general de diseño 1. SE UTILIZAN BIESTABLES TIPO “T” O EQUIVALENTES. 2. EL NÚMERO DE BIESTABLES ES “N” Y “2N-1 < K ≤ 2N”, DONDE “K” ES EL NÚMERO DE ESTADOS O EL MAYOR DE LOS ESTADOS MAS 1 (SE ELIGE EL MAYOR DE LOS DOS). 3. EL RELOJ DEL SISTEMA SE CONECTA AL BIESTABLE DEL BIT DE MENOR PESO “LSB”. 4. LAS SALIDAS DE LOS BIESTABLES “QN” SE CONECTAN A LAS ENTRADAS DE RELOJ DE LOS BIESTABLES “QN+1”.

EJEMPLOS DE APLICACIÓN: CONTADOR ASCENDENTE – DESCENDENTE MODULO 4

CONTADOR ASCENDENTE – DESCENDENTE MODULO 8

CONTADOR DESCENDENTE: 7 - 6 – 5 – 4 - 3

CONTADOR SINCRONO

METODO DE DISEÑO 1. El número “n” de biestables necesarios, se obtiene de la expresión “2n-1 < k ≤ 2n”, donde “k” es el número de estados o el mayor de los estados de la secuencia a implementar mas “1”, se elige el mayor de los dos. 2. Se dibuja y comprueba el diagrama de estados con el orden de la secuencia a implementar. 3. Se elige el tipo de biestable que se va a utilizar en el diseño y se anota su tabla de transiciones. 4. Se escribe la tabla de transiciones del contador con los posibles valores Qn(t) y Qn(t+1) de las salidas de los biestables y los correspondientes valores de las entradas. 5. De la tabla del punto "4" se obtienen las funciones combinacionales de las entradas de los biestables.

CONTADOR SÍNCRONO GENERADOR DE UNA SECUENCIA Diseñar un contador sincrono de la secuencia: 0 – 1 - 8