Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Periféricos E/S. VIA 65C22 Sistemas Digitales 2º curso Ingeniero Técnico en Electrónica Industrial

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Bloques funcionales

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Modelo del Programador

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Puerto A Configura pines como E ó S DDRA Escribe en el puerto ORA Configura modo de funcionamiento ACR PA[7 a 0] PuertoA CA1 8 Registros involucrados Hardware Involucrado Lee del puerto IRA

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Configura pines como E ó S DDRB Escribe en el puerto ORB Configura modo de funcionamiento ACR PB[7 a 0 PuertoB CB1 8 Registros involucrados Hardware Involucrado Lee del puerto IRB Puerto B

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Temporizador T1 Capacidades: •Valor de cuenta de 16 bits. •2 latches (de 8 bits) para guardar el valor de la cuenta a realizar. •Generar un único intervalo de tiempo (una única cuenta). •Generar un intervalo de tiempo de forma contínua (modo Astable) •Producir un único o una serie contínua de pulsos en el pin 7 del Puerto B. •Generar una interrupción cada vez que la cuenta pase por 0.

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Temporizador T1 Configura el pin 7 DDRB ORB Configura modo de funcionamiento ACR Registros involucrados: Señala interrupción de paso por cero IFR T1L-H y T1L-L T1C-H y T1C-L Habilita la interrupción definida en IFR IER Valor de cuenta (Estático) Valor de cuenta (Variable)

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Temporizador T1 Modo de funcionamiento: Configuración •El registro ACR configura el modo de funcionamiento Monoestable ó Astable, y la salida en el pin PB[7]. EN los registros IFR e IER se especifica la generación de interrupción Hw. ACR Frecuencias generadas: •Modo Monoestable: T=(N+1.5)/f VIA •Modo Astable: T=(N+2)/f VIA

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Byte alto de la cuenta Byte bajo de la cuenta Byte alto de la cuenta Byte bajo de la cuenta •Escribe el byte bajo de la cuenta en el latch T1L-L •Escribe el byte alto del contador T1C-H. Byte alto de la cuentaComienza la cuenta Temporizador T1 Modo de funcionamiento: Inicio de la cuenta •Escribe el byte alto del contador T1C-H. Automáticamente se copia en T1L-H, T1L-L se copia en T1C-L y empieza la cuenta atrás. •Al llegar a 0 se activa el bit 6 del IFR. Este bit es borrado al leer el byte bajo del contador (T1C-L) o al escribir el Byte alto del mismo (T1C-H).

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Interrupciones en la VIA Los eventos que generarán una petición de interrupción (activación de la señal IRQ#) de la VIA se determinan actuando sobre los registros IFR e IER. Para que se active la línea, es necesario que el bit correspondiente al evento ocurrido esté a 1 tanto en IFR como en IER. Cada bit a 1 señala el evento que pide una interrupción IFR: Interrupt Flag Register Si el bit está a 1 habilita la interrupción correspondiente El bit 7 a 1, indica que alguno de los otros está a 1. IER: Interrupt Enable Register El bit 7 a 1, indica que se ha activado la línea IRQ#

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Interrupciones en la VIA Esquema de generación de IRQ#:

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Interrupciones en la VIA Valor de los flags de interrupción:

Sistemas Digitales Curso 2007/2008 Departamento de Tecnología E l e c t r ó n i c a Periféricos E/S. VIA 65C22 Sistemas Digitales 2º curso Ingeniero Técnico en Electrónica Industrial