DSP Digital Signal Processors

Slides:



Advertisements
Presentaciones similares
Equipo #3 Unidad III: ALU Efraín Corral Eduardo Castillo Elías Alarcón
Advertisements

El modelo de Von Neumann
Arquitectura de Computadores
Introducción a los Procesadores Digitales de Señal (DSP)
Introducción a los MCU´s de Motorola
Arquitectura de Conjunto de Instrucciones (ISA)
Composición Interna de un Procesador
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
Unidad 2: Organización del CPU
Copyright 2006 © Prof. Alberto Izquierdo Tratamiento Digital de Señales ETSI Telecomunicaciones. UVA 1 Familias DSP Tratamiento Digital de Señales ETSI.
5º Microprocesadores para comunicaciones
DSP Digital Signal Processors
Universidad Tecnológica de la Selva Ing. Emmanuel Gordillo Espinoza.
Electrónica aplicada al tratamiento de datos Procesadores digitales de señal (PDS) DSP: Digital Signal Processors (procesadores) DSP: Digital.
Fecha: 10 de enero de 2009 Autor: Efrén Pérez Quintana Asignatura: Microprocesadores de comunicación.
Tema: Historia de los Microprocesadores
ò Unidad Aritmético-Lógica ò Unidad de Control ò Buses internos ò Registros ò Puntero de Instrucciones (IP o PC) ò Acumulador ò De uso Generales ò.
Unidades funcionales de un ordenador digital Índice del libro.
PICOBLAZE (Microcontrolador Embebido de 8 bits). Picoblaze Es un microcontrolador de 8 bits, muy simple, orientado inicialmente para FPGAs de la familia.
Curso: Arquitectura de Computadoras Sesión 05 Noelia Paola Saavedra Nizama.
Organización del Computador Entradas / Salidas. Modelo de I/O.
Arquitectura Básica de un Ordenador -Ana Mª Torres Ordóñez.
Materia: Informática I TEMA: CONCEPTOS BÁSICOS DE INFORMÁTICA PROFESOR: WENDY ALVARADO Y ESTEBAN GUAJARDO PERIODO: – AGOSTO – DICIEMBRE 2016.
PLACA MADRE DE UNA COMPUTADORA IPCC - INFORMATICA APLICADA- -Baolini María Belén -Camargo Facundo.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
INTRODUCCION A LOS SISTEMAS DE COMPUTO ARQUITECTURA VON NEUMAN Ing. David Gonzalez.
ITESCO – Arquitectura Computadoras L. S. C. A. Raúl Monforte Chulin - MORCH Systems 1.1. Arquitectura básica y sus operaciones. Objetivo: El estudiante.
NOMBRE: ERICK ANTONIO MATA BARBALENA PROF: ING. LEONOR FALCON MATERIA: MICROPORCESADORES TURNO VESPERTINO 27/04/2017.
HARDWARE SON TODOS LOS COMPONENTES FÍSICOS DE LA COMPUTADORA; ELÉCTRICOS, ELECTRÓNICOS , ELECTRÓMECANICOS Y MECÁNICOS.
Control, adquisición y monitoreo con Arduino y Visual Basic .net
Procesamiento Digital de Señales.
Tema: Informática I (Hardware)
Organización de computadoras
REPUBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA EDUCACION UNIVERSIDAD VALLE DEL MOMBOY FACULTAD DE INGENIERIA INTERRUPCIONES Autores:
Hardware de Computador
ARQUITECTURA BÁSICA DE UN ORDENADOR
Microprocesador Estructura interna.
El procesador Diseño del control.
Pipelining Datapath y control.
Datapath para las instrucciones aritméticas y lógicas
CURSO INFORMÁTICA: Niverl 1
ARQUITECTURA DE HARD WARE COMPONENTES EN BLOQUES DEL PROCESADOR
Diferencias entre las arquitecturas de 64 bits de AMD e intel.
Arquitectura 2013 Explicación 4.
Computación Curso 2017.
MENU SOFWARE Y HADWARE DISPOSITIVOS DE SALIDA DISPOSITIVOS DE ENTRADA
INSTRUCCIONES Barra de menús
Hardware y Software Alberto azagra y Xabier caballero.
Conceptos de Computación
Almacenamiento El computador tiene 2 aspectos
PICOBLAZE RESUMEN.
Daniel Guàqueta código:37835 jonhattan gavilan código :39266
Conceptos básicos.
Modelo de Von Neumman U.A.C.M Alejandra Andrade.
PROCESADOR DIGITAL ESPECIALIZADO

 La cuestión de la cantidad es simple, cuanto más memoria haya disponible, más podrá utilizarse. La velocidad óptima para la memoria es la velocidad.
.La Computadora. La computadora es una maquina capaz de realizar y controla a gran velocidad cálculos y procesos complicados que requieren una toma.
Índice del libro.
ARQUITECTURA DEL COMPUTADOR Ing. Diana E. López.
Conceptos Básicos Informática
Pipelining Peligros de control.
1 TEMA 2: Organización de computadores Procesadores Memorias Dispositivos de E/S.
Arquitectura de ordenadores
Centro Universitario UAEM Ecatepec Asignatura: Introducción al software base Licenciatura en informática Administrativa Lia 4to semestre Mtra. Patricia.
El procesador Datapath y control.
Estructura de un equipo microinformático
1 ALU (Unidad aritmético lógica) Registros Unidad de control I/O y buses internos (usualmente 3 estados) I/O y buses internos Los buses I/O son de tres.
ARQUITECTURA DE UN MICROPROCESADOR. ESTRUCTURA BÁSICA DE UN SISTEMA MICROPROGRAMABLE A. Hardware CPU (chip microprocesador): es un circuito integrado.
ESTRUCTURA DE UNA PC.
Transcripción de la presentación:

DSP Digital Signal Processors Entorno de desarrollo con Sharc Introducción a los DSP

2. GAIA: Ahots Parametrizazioa Indice Introducción a los DSP Arquitectura ADSP-2106x Sharc Entorno de desarrollo Talk-throu, FIR y Squelch "Hizkuntzaren azterketa eta prozesamendua" doktorego programa 04-05

2. GAIA: Ahots Parametrizazioa Introducción a los DSP DSP=P especializado para señal en tiempo real Convolución, Fourier, Correlación:  xi  yj Multiplicar y ACumular. Operación MAC 2 memorias, 2 buses de datos Trabajando con señales es una operación muy frecuente la operación MAC. Para facilitarla se separa la memoria en dos bloques, a los que se accedo por dos buses de datos. En uno de ellos también está el programa. El esquema de la figura es del 21xx de Analog, con datos de 16 bit e instrucciones de 24. "Hizkuntzaren azterketa eta prozesamendua" doktorego programa 04-05

2. GAIA: Ahots Parametrizazioa Introducción a los DSP Control de Saturación Overflow “analógico” vs. complemento a 2 Pipelining Leer instrucción, operandos, operar, escribir Si el resultado de una operación es mayor que el rango disponible el efecto puede ser más desastroso que la “simple” saturación típica de los equipos analógicos. Si son enteros en complemento a 2 salir de rango conlleva aparecer por el lado opuesto. Para paliar esto suele haber una instrucción que devuelve el valor al límite del rango, en el caso de que el flag correspondiente indique que ha habido overflow en la última operación. "Hizkuntzaren azterketa eta prozesamendua" doktorego programa 04-05

2. GAIA: Ahots Parametrizazioa Introducción a los DSP Datos y programa separados Arquitectura Harvard Buffer circular Gestión automática Inversión de bits de direcciones para FFT x0 x1 x2 x3 … xN-2 xN-1 El buffer circular es la forma eficiente de manejar señales en operaciones como la convolución, por ejemplo para guardar la respuesta impulsional, h. Se recorre todo el buffer para calcular una muestra de salida, y para la siguiente muestra basta un incremento para empezar de nuevo. O más notoriamente ventajoso, para guardar la señal de entrada al sistema, x: cada muestra nueva la guardamos en la posición de la más vieja (que ya no vamos a usar). En lugar de desplazar todas las muestras, basta con avanzar el puntero a la primera muestra. "Hizkuntzaren azterketa eta prozesamendua" doktorego programa 04-05

Historia NEC µPD7720 and AT&T DSP1. año 1980 Texas Instruments TMS32010, … 1983 Los más extendidos Motorola 56000 Analog Devices 2101, … Fácil programar Improv Systems Jazz DSP. 1999 configurable VLIW Ceva GNU Free Documentation License http://en.wikipedia.org/wiki/Digital_signal_processor

Evolución DSPs de Analog Devices

Evolución DSPs de Analog Devices

Amplia gama ADSP-21xx Amplia y variada familia compatible entre sí SHARC Super Harvard Coma flotante TigerSHARC Más potente Blackfin Ajustados consumo y prestaciones para dispositivos móviles DSP AD/DA y amplificador integrado

Evolución 21xx

Evolución 21xxx Sharc

Arquitectura ADSP-2106x Sharc 2. GAIA: Ahots Parametrizazioa Arquitectura ADSP-2106x Sharc El esquema de la figura es más complejo que el del 21xx de la pagina 3. Tiene datos de 32 bit e instrucciones de 48 "Hizkuntzaren azterketa eta prozesamendua" doktorego programa 04-05

Arquitectura Sharc. Cómputo Unidades independientes MAC, ALU, Shifter En un ciclo se puede: Leer 4 operandos Escribir 2 resultados

Arquitectura Sharc. Cómputo Formatos numéricos Coma fija 32 bits Coma flotante 32 ó 40 bits Para coma fija Acumulador extendido de 80 bits Para evitar overflow y underflow 0’40’2 = 0’08 0’0 + 0’3 0’5 = 0’15  0’1 = 0’23  0’2  0’1

Arquitectura Sharc. DAG, Generador de Direcciones Bit reversing para la FFT

Arquitectura Sharc. DAG, Generador de Direcciones Pre/post modify + flexible que 21xx Bufferes circulares en cualquier posición

Arquitectura Sharc. Secuenciador de Programa Cache de instrucciones 3 buses efectivos: x, y, instrucciones Predice saltos Pipeline: fetch, decode, execute

Arquitectura Sharc. Secuenciador de Programa Instrucciones de 48 bits. Ortogonal Casi decodificadas Bucle sin consumir ciclos Interrupciones sin consumir ciclos Juegos secundarios de registros generales PC stack, Loop stack Cada muestra una interrupción

Arquitectura Sharc. Memoria 32 bits de direcciones Interna, otros procesadores, externa Memoria interna total: 21061 – 1 Mbit 21060 – 4 Mbit 21062 – 2 Mbit Dividida en 2 bancos configurables DM (32 bit) + PM (48 bit) EZ-KIT 21061 Sharc: Banco 0 = 8 kW PM + 4 kW DM(Y) Banco 1 = 16 kW DM(X) 8kWp  48bit/Wp + (4 +16)kWd  32bit/Wd = 384+640 = 1024 kbit

SHARC EZ-KIT LITE Document Library Getting Started with the SHARC EZ-KIT LITE SHARC EZ-KIT LITE Reference Manual ADSP-21000 Family Development Software Tools Release Note ADSP-21000 Family Assembler Tools ADSP-21000 Family C Tools Manual ADSP-21000 Family C Runtime Library Manual ADSP-2106x SHARC User’s Manual ADSP-2106x Family Data Sheets Digital Signal Applications Using the ADSP-21000 Family, Vol.1 SHARC Third Party Information

Tarjeta de desarrollo SHARC EZ-KIT LITE ADSP 21061 Codec AD/DA Audio In/Out LEDs, 5 Botones, 3

Software de desarrollo. Analog Programa EZ-KIT LITE Host, para: Cargar, ejecutar programas Ver memoria Probar demos Visual DSP++ Entorno integrado Línea de comandos Compilar, cargar, depurar. VisualAudio, VisualFone,… Bloques, librerías,…

Software de desarrollo. TDSII, ezplot Editar programa en C (pág. 2.1) ezkit.h facilita acceso al hardware (pág. 2.3) Abrir sesión DOS, icono EZKit Sharc 21k Tds Compilar: Make programa Cargar: Load programa Monitorizar con ezplot Conectar y medir in/out estéro hmake y hload permiten usar consola PC

Monitorizar con Ezplot Permite ver la memoria del DSP Númerica y gráficamente Valores y vectores En tiempo y en frecuencia Se configura en ezplot.cfg Ayuda de opciones en ezplot.txt (pág. 2.7)

Talk-throu Inicializar En cada interrupción de muestra: En main: Left input (Procesado nulo)  Left output En main: Espera Procesado de muestra, codec_inout Procesado de trama, main xi[n] n xo[0] xo[1] xo[2] xo[3] xo[4] xo[5] 1 2 3 4 5

Filtro FIR En prelab calcular: Escribir programa En laboratorio =/4 r  En prelab calcular: Coeficientes y Respuesta frecuencial Escribir programa Función de librería, Buffer, … En laboratorio Implementar FIR Comprobar respuesta f   fs/2 |H()| x0 x1 x2 x3 … xN-2 xN-1

Preguntas ?