Fecha: 10 de enero de 2009 Autor: Efrén Pérez Quintana Asignatura: Microprocesadores de comunicación.

Presentación del tema: "Fecha: 10 de enero de 2009 Autor: Efrén Pérez Quintana Asignatura: Microprocesadores de comunicación."— Transcripción de la presentación:

1 Fecha: 10 de enero de 2009 Autor: Efrén Pérez Quintana Asignatura: Microprocesadores de comunicación

2 Indice: Introducción. Tierra, Mar y Aire. Procesador PC-RP y equipos auxiliares. Sistemas de radares HRR (Indra). Esquema general de un sistema. DSP usados para defensa. Bibliografía.

3 Introducción:

4 Tierra (Vigilancia fronteriza): Radares en ubicaciones remotas no asistidas. Radares montados en vehículos.

5 Mar (Seguridad marítima de alta mar): Sistemas instalados en petroleras o plataformas de gas. Detección de: ▫Ataques terroristas ▫Vandalismo ▫Robo ▫Colisiones accidentales

6 Aire (Vigilancia del espacio aéreo): Detección e identificaciones de aviones Posibilidad de diferenciar amigos y enemigos. Identificador de aviones por una etiqueta.

7 Procesador PC-RP Procesador de radar basado en entorno PC. ▫Sistemas de visualización con funcionalidades de:  Procesamiento de señales de radar avanzadas  Rastreo  Visualización. ▫Posibilidad de:  Área local (Antena, monitor, teclado y ratón)  Red distribuida, con más de un equipo

8 Procesador PC-RP Funcionalidades principales: ▫Procesamiento de radar a tiempo real ▫Hardware comercial con fácil disponibilidad ▫Interfaz gráfica de usuario ▫Aplicaciones terrestres y abordo ▫Aplicaciones de búsqueda aérea ▫Grabación y reproducciónde información ▫Bajo costo ▫Fácil de usar

9 Equipos auxiliares Rastreador del sistema radar ▫Proporciona rastreos compuestos. Consola del operador RDOP ▫Proporciona únicamente la parte de visión. Administrador de cámara ▫Controlador de videocámaras.

10 Procesador PC-RP y auxiliares

11 Sistemas de radares HRR (Indra) Radares de alta resolución ▫Extensos blancos detectados ▫Más de una celda de resolución ▫Procesos unidimensionales ▫ Fragata F-105 Radar aires Buque Juan Carlos I

12 Esquema general de un sistema El sistema usará DSPs de alto rendimiento : ▫Procesamiento de imágenes ▫Reconocimiento de trayectoria en tiempo real

13 DSP usados para defensa Texas Instrument Hirel Defense & Aerospace ▫En 1998 se intrude el C6201. ▫Poco después las versiones C6201B y C6701  Teniendo en un inicio 6.25 MIPS  Siendo solo programables en ensamblador ▫Teniendo ahora un gran surtido de DSPs  Alto número de MIPS.  Programables en lenguajes de alto nivel  Punto fijo, punto flotante y especial de para imágenes

14 DSP de punto fijo 320C6201B Rendimiento de 1200 MIPS ▫Frecuencia de trabajo de 150MHz ▫Rango de temperaturas de -55º a 115º 6 ALUs (32 Bits); 2 16-Bit Multipliers Arquitectura Load-Store Todas las instrucciones pueden ser condicionales Memoria externa de 32 bits 4 Canales DMA (Acceso directo a memoria) Programable en Ada o en C

15 DSP de punto flotante 320C6701 Rendimiento de 840 MFOPS. ▫Frecuencia de trabajo a 140MHz ▫Rango de temperatura de -55º a 125º ▫Llegando a los 1120MIPS ▫Consumo de 1.6W. Tecnología basada en 0.18 microm Timeline Cmos El resto de información no se facilita.

16 DSP de punto flotante 320VC33 CPU de alto rendimiento de 32 bits Enteros de 16 o 32 bits y operaciones de 32 bits. Palabras de instrucción de 32 bits Direcciones de 24 bits Total de 1.1MBit de SRAM On-chip ALU de aritmética paralela y multiplexores de un ciclo de ejecución Llamadas condicionales y retornos Registros de configuración del bus de control

17 Procesador multimedia de video SMJ320C80 Más de 2M instrucciones RISC por segundo 4DSPs de 32 bits avanzados para multiples instrucciones Un RISC 32 bit de instrucciones reducidas Programable en C 4 Gbyte de memoria 5 ciclos de lectura y 10 accesos de memoria por ciclo Controlador de video que permite simultaneas capturas. TI EPIC 0.5-um CMOS technology Approximately 4 million transistors

18 Bibliografía: http://www.ssreng.com http://biblioteca.universia.net http://www.eleconomista.es http://www.indra.es http://focus.ti.com