Laboratorio de Circuitos y Sistemas Electrónicos (LCSE) Curso 2014-15 Ingeniero de Telecomunicación – Plan 94 Introducción Laboratorio de Circuitos y Sistemas Electrónicos (LCSE) Curso 2014-15

Características de la asignatura Carácter práctico (laboratorio) Profesores Juan Antonio López Martín (juanant@die.upm.es) Angel Fernández Herrero (angelfh@die.upm.es) Correo electrónico (asunto: LCSE) Página Web: Moodle Avisos Documentación y ficheros http://www.lsi.die.upm.es/~juanant/LCSE/lcse.html (temporal)

Organización Clases: Casa: Clases teóricas Trabajo en los turnos de laboratorio Casa: Trabajo personal Describir y simular VHDL Herramientas: VHDL: http://es.wikibooks.org/wiki/Programación_en_VHDL Simulación y síntesis: http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/design-tools/v12_4.html

Práctica I Ejercicios sencillos (1 a 6) Ejercicio más complejo (7) Aprender técnicas de especificación hardware (VHDL) Conocer las herramientas de simulación y síntesis Completamente guiados Rellenar memoria con respuestas al enunciado Ejercicio más complejo (7) Clases: Descripción de máquinas de estados en VHDL Descripción del Ejercicio 7 de la Práctica I Problemas típicos en VHDL

Práctica II Ejercicio de diseño de mediana complejidad Se facilitarán las especificaciones Clases: Presentación de la Práctica II

ASICs (Application Specific Integrated Circuits) Gran densidad de integración y velocidad Tiempo de diseño y coste elevados Tiradas medias y grandes

FPGAs (Field Programmable Gate Arrays) Circuitos integrados complejos Funcionalidad no definida en fabricación Constituidos por bloques de lógica e interconexiones, todos reconfigurables Implementación de sistemas digitales de forma flexible y sencilla Adecuados para aplicaciones industriales y también docentes

FPGAs Estructura interna Unidades funcionales (CLBs): LUTs + FFs + Muxes Buses de rutado y matrices de interconexión

Xilinx Spartan 6 Estructura interna

Xilinx Spartan 6 Estructura interna

Xilinx Spartan 6 Bloques Lógicos Configurables (CLBs)

Plataforma de prototipado NEXYS-3 (DIGILENT)

Características NEXYS-3 FPGA XC6LX16-CS324 (familia Spartan-6) Oscilador 100 MHz 16 Mb de memoria RAM 32 Mb memoria no volátil - 16 Mb memoria serie - 16 Mb memoria paralelo Salida monitor VGA 10/100 Ethernet MAC+PHY Puerto USB 2.0 para configuración y datos Puertos USB-UART y USB-HID para teclado y ratón Conectores de expansión E/S de propósito general 4 displays 7 segmentos 5 pulsadores 8 interruptores 8 LEDs