Principales parámetros de las puertas lógicas. 1. Tensión de alimentación y su tolerancia. En la familia TTL es VCC = + 5 VDC y 10 % En la familia CMOSL es VDD (o VSS) = + 3 a +18 VDC

Temperaturas mínima y máxima de trabajo 0 a +70 ºC en la familia TTL serie 74XX -55 a +125 ºC en la familia TTL serie 54XX -40 a +85 ºC en la familia CMOSL serie 74HC -55 a +125 ºC en la familia CMOSL serie 54HC

3. Niveles de entrada y salida : VIL : máxima tensión de entrada fiablemente reconocida como 0 lógico. VIH : mínima tensión de entrada fiablemente reconocida como 1 lógico. VOL : máxima tensión de salida cuando la salida es un 0 lógico. VOH : mínima tensión de salida cuando la salida es un 1 lógico. VI VO VO VCC VCC VCC 1 lógico 1 lógico VOH VOH VIH VIL VOL 0 lógico VOL 0 lógico VI VIL VIH 0 lógico 1 lógico

Desde luego que VIL, VIH, VOL y VOH corresponden con corrientes IIL, IIH, IOL e IOH respectivamente. Así entonces debe tenerse en cuenta que si la salida de una puerta es 1 lógico, VO será mayor que VOH siempre y cuando la corriente de salida sea menor que IOH. VOH VO IOH IO

Si por exceso de carga ocurriere que IO > IOH entonces VO puede disminuir por debajo de VOH a causa de la caída de tensión en la RO (resistencia de salida propia de la puerta). RO VOH VO IO VOH VO IOH IO

Valores típicos en las puertas de la familia TTL : VIL = 0,8 volt VIH = 2,0 volt VOL = 0,4 volt VOH = 2,4 volt Valores típicos en las puertas de la familia CMOSL : VIL = 1,5 volt VIH = 3,0 volt VOL = 0,1 volt VOH = 4,9 volt (Medidos, en las dos familias, con VCC = VDD = 5 VDC )

4 . Inmunidades al ruido D0 y D1 (márgenes de ruido). Si el ruido (señal indeseada) es de suficiente amplitud en la entrada de una puerta, puede dar lugar a una falsa respuesta lógica en la salida. Para cuantificar el ruido tolerable se definen las inmunidades D0 y D1 :

a) En el estado bajo, para que la puerta excitada reconozca fiablemente la salida de la puerta excitadora, es necesario que VOL de la excitadora sea menor que VILde la excitada, por lo tanto: D0 = VIL - VOL VOL < VIL Puerta excitadora excitada

b) En el estado alto, para que la puerta excitada reconozca fiablemente la salida de la puerta excitadora como 1 lógico, es necesario que VOH de la excitadora sea mayor que VIH de la excitada, por lo tanto: D1 = VOH - VIH VOH > VIH Puerta excitadora excitada

Conviene entonces que D0 y D1 sean lo más altos posible Conviene entonces que D0 y D1 sean lo más altos posible. Por otra parte nótese que D0 representa la amplitud de una tensión positiva de ruido que añadida a la salida de la puerta excitadora puede causar que se exceda el umbral VIL de la puerta excitada y producir una falsa conmutación de estado. Análogamente, D1 representa la amplitud de una tensión negativa de ruido que añadida a la salida de la puerta excitadora puede causar que la tensión de entrada de la puerta excitada disminuya por debajo del umbral VIH y producir una falsa conmutación de estado.

Valores típicos en las puertas de la familia TTL : D0 = 0,4 volt D1 = 0,4 volt Valores típicos en las puertas de la familia CMOSL : D0 = 1,4 volt D1 = 1,9 volt (Medidos, en las dos familias, con VCC = VDD = 5 VDC )

5. Fan-out N ( abanico de salida, cargabi- lidad, capacidad de carga ). Es el número máximo de puertas que se pueden conectar como carga a la salida de una puerta. Para esta definición, las puertas de carga y la puerta excitadora deben ser iguales; N es un entero. N puertas excitadas en estado 1 1 P1 P2 PN Puerta excitadora en estado 1 IIH IOH P IOH NH = IIH IOL NL = IIL

Si en estado alto se sobrepasa NH, la corriente de salida será superior a IOH y por lo tanto la tensión de salida disminuirá por debajo de VOH. Si en estado bajo se sobrepasa NL, la corriente de salida será superior a IOL y por lo tanto la tensión de salida disminuirá por debajo de VOL con lo cual el 0 lógico en la entrada de las puertas excitadas seguirá siendo 0. Es decir, superar NL no es problema. En consecuencia, al diseñar deberá tenerse en cuenta el NH.

N = 10 N > 50 Valor típico en las puertas de la familia TTL : Valor típico en las puertas de la familia CMOSL : N > 50

6. Tiempos de retardo de propagación. Son los tiempos transcurridos desde que ocurre un cambio lógico en la entrada hasta que aparece la respuesta en la salida. Se deben a la velocidad finita de conmutación de los transistores (que es limitada por las capacitancias de las junturas y el efecto de acumulación de portadores en las bases) y a las capacitancias parásitas del circuito.

tpHL : tiempo de retardo de propagación cuando la salida va de alto a bajo. tpLH : tiempo de retardo de propagación cuando la salida va de bajo a alto. 50 % tpHL tpLH VI VO Tiempos de retardo en una puerta NOT.

Ambos tiempos se miden desde el 50 % de cada forma de onda, con la puerta a máxima carga. Normalmente tpHL es distinto de tpLH por lo tanto se define un tiempo de retardo promedio tpd: tpHL + tpLH tpD = 2

Valor típico en las puertas de la familia TTL : tpD = 10 hseg Valor típico en las puertas de la familia CMOSL : tpD = 100 hseg (Medidos, en las dos familias, con VCC = VDD = 5 VDC )

7. Disipación de potencia. Es la potencia PD requerida a la fuente de alimentación por la puerta para que ésta última funcione. PD es la suma de la Potencia disipada en forma de calor, en el circuito de puerta mas la Potencia entregada por la puerta hacia la carga. A su vez, PD está compuesta por una PD estática (cuando la puerta no está cambiando de estado) y por una PD dinámica (cuando la puerta está transitando de un estado al otro).

En una puerta NOT ideal, la PD estática es nula porque en el estado 1 lógico la tensión de salida es alta pero la corriente de salida es cero y porque en el estado 0 lógico la corriente de salida es alta pero la tensión de salida es cero. La PD dinámica es allí también nula porque las transiciones entre estados son instantáneas. Como podrá apreciarse en el gráfico siguiente, en una puerta NOT real, nunca son nulas la tensión de salida y la corriente de salida, en consecuencia la PD estática no es cero. Por su parte, la PD dinámica tampoco es cero, porque las transiciones entre estados no son instantáneas. Obviamente, mientras más frecuentemente se conmute la salida, mayor será la PD dinámica.

VO t IO t PO PD estática PD estática t PD dinámica

8. Producto retardo por potencia. Un circuito digital es tanto más cercano a lo ideal mientras más rápido es y, a la vez, menos potencia requiere. El producto DP (retardo x potencia) es entonces una figura de mérito que indica cuanto se acerca un circuito a lo ideal. A menor producto, más cercano a lo ideal. DP = t pD x PD

Características ideales de una familia lógica Principalmente: * Alta velocidad de respuesta. * Mínimo consumo de potencia. Otras: * Máxima inmunidad al ruido. * Gran fan-out. * Compatibilidad con otras familias. * Bajo precio. * Gran densidad de integración.