1 Familias Lógicas Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.

Presentación del tema: "1 Familias Lógicas Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC."— Transcripción de la presentación:

1 1 Familias Lógicas Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC

2 2 Familias lógicas Basadas en transistores de efecto de campo CMOS: Complementary Metal-Oxide-Semiconductor Field Effect Transistor Basadas en transistores bipolares TTL: Transistor-Transistor logic ECL: Emiter-coupled logic El diseño lógico de un circuito combinacional es independiente de la tecnología usada, sin embargo la realización física de este circuito si debe tenerla en cuenta, por factores como: -Márgenes de ruido-Entorno de trabajo del circuito -Fanout-Necesidad de: -Velocidad-Salidas en colector abierto -Consumo-Salidas Three-state -Alimentación disponible

3 3 Familias lógicas: CMOS Inversor Veamos la configuración básica de un inversor (circuito más simple) para analizar sus características V =+5.0V VV DD INOUT Transistor p-MOS cerrado cuando V -V < V -V Transistor n-MOS cerrado cuando V -0>V IN DD Gnd ILmax IHmin DD  V <V IN ILmax G G S D D S

4 4 Familias lógicas: CMOS comportamiento eléctrico estático Niveles lógicos y margen de ruido Parámetros característicos V :Es la tensión de salida mínima que se garantiza en nivel alto. V :Es la mínima tensión de entrada que se garantiza será reconocida como nivel alto. V :Es la tensión de salida máxima que se garantiza en nivel bajo. V :Es la máxima tensión de entrada que se garantiza será reconocida como nivel bajo. OHmin IHmin ILmax OLmax

5 5 Familias lógicas: CMOS Los elementos lógicos abstractos procesan 0's y 1's. Los circuitos reales procesan señales eléctricas, en este caso niveles de tensión Niveles lógicos para para puertas CMOS V DD V IHmin V ILmax Gnd Nivel alto, 1 Nivel bajo, 0 V OHmin V OLmax

6 6 Familias lógicas: CMOS Inversor V =+5.0V DD V =+5.0V DD 0V5V Abierto Cerrado V OH ~ 5VV OL ~0V

7 7 Familias lógicas: CMOS comportamiento eléctrico estático Los parámetros relacionados con los niveles lógicos nos dan información acerca de los niveles de ruido que será capaz de aceptar nuestra lógica sin que se corrompa la información. Estos parámetros pueden venir dados como valores absolutos o como relativos a la alimentación. Ejemplo: Serie HC atacando puertas CMOS OHmin IHminILmax OLmax V =4.9V V =3.5VV =1.5V V =0.1V El margen de ruido será: Niveles lógicos y margen de ruido Nivel alto 4.9V-3.5V=1.4V Nivel bajo 1.5V-0.1V=1.4V

8 8 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. 1.-En régimen estático cualquier carga es resistiva, por tanto este estudio es totalmente generalizable. 2.-Cualquier carga puede representarse por su equivalente de Thevenin + - V DD Gnd V IN V Thev R

9 9 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. + - V DD Gnd 5V V Thev R Ejemplo R nO N R pOFF OUT V V = V Thev R + R ThevnO N · R nO N Si V >V no podremos cargar nuestro inversor con ese circuito. OUT OLmax

10 10 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. + - V DD Gnd 0V V Thev R Ejemplo 2 R nOFF R pON OUT V Si V <V no podremos cargar nuestro inversor con ese circuito. OUT OHmin OUT V = -V Thev R + R ThevpON · R + Thev V DD V Thev

11 11 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. Desafortunadamente no conocemos las impedancias de los transistores, sólo conocemos los siguientes parámetros. I Máxima corriente que la salida puede absorber en estado bajo manteniendo una tensión de salida inferior a V I Máxima corriente que la salida puede generar en estado alto manteniendo una tensión de salida superior a V OLmax OHmax OLmax OHmin

12 12 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. + - V DD Gnd 0V V Thev R R nOFF R pON OUT V Ejemplo: R =1K , V =3.5V Thev Si consideramos R  0  pON I = OH 5-V Thev R =1.5mA I debe ser < I OH OHmax

13 13 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con cargas resistivas. + - V DD Gnd 5V V Thev R R nON R pOFF OUT V Continuación del Ejemplo: R =1K , V =3.5V Thev Si consideramos R  0  nON I = OH V Thev R =3.5mA Si I < I OLOLmax Si I < I OHOHmax y la puerta funcionará correctamente con esta carga

14 14 Familias lógicas: CMOS comportamiento eléctrico estático Fanout Definición: Es el número máximo de entradas con las que se puede cargar la salida de nuestra puerta lógica. I Imax Es la máxima corriente de entrada que se necesita en la puerta de los transistores que forman la puerta lógica. Fanout=Min(, ) II OLmaxOHmax II Para puertas CMOS I = I ILmax IHmax

15 15 Familias lógicas: CMOS comportamiento eléctrico estático Comportamiento con entradas no ideales Si las entradas no son cercanas a las tensiones de alimentación y tierra, los transistores no están ni completamente abiertos, ni totalmente cerrados, de forma que los transistores en ON presentan una resistencia mayor de la ideal y los transistores en OFF menor. La potencia consumida es no nula, incluso sin carga y la salida no es la ideal V DD Gnd V IN R nV IN R p(V IN -V DD ) OUT V = R nV IN R +R p(V IN -V DD ) ·V DD

16 16 Familias lógicas: CMOS Puertas NAND, NOR A A A A B B B B NOR NAND Salida

17 17 Familias lógicas: CMOS Puertas NAND, NOR Entradas sin usar. Ejemplo: Puerta AND de cuatro entradas, sólo tenemos tres literales. A B C F F=A·B·C=1·A·B·C 1 A B C F V DD 1K  Nunca dejar una entrada sin conectar. (al aire)

18 18 Familias lógicas: CMOS comportamiento eléctrico dinámico Tiempo de transición: Es el tiempo que un circuito tarda en cambiar de estado. Es debido a que un cambio de estado requiere la carga de una serie de capacidades, entre las que cabe incluir: -La puerta de los transistores a la salida -Las capacidades del cableado -Los circuitos de entrada, el encapsulado,etc.... Transición idealTransición real Nivel bajo Nivel alto tt rf Los tiempos tanto de subida como de bajada dependerán de la capacidad de carga así como de la resistencia en ON de los transistores y del cableado.

19 19 Familias lógicas: CMOS comportamiento eléctrico dinámico V DD Gnd V IN R n R p Análisis de los tiempos de transición V L + - R L C L Circuito equivalente de carga

20 20 Familias lógicas: CMOS comportamiento eléctrico dinámico V DD Gnd V IN R n R p Análisis de los tiempos de transición V L + - R L C L Circuito equivalente de carga Carga de otra puerta CMOS  R =  V =0V LL  V DD Gnd V IN R n R p C L

21 21 Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición V DD Gnd V IN R n R p C L Tiempo de subida Ejemplo numérico Datos:V =1.5V V =3.5V R =200  C =100pF OLmax OHmin nON L OUT V

22 22 Familias lógicas: CMOS comportamiento eléctrico dinámico Análisis de los tiempos de transición V DD Gnd V IN R n R p C L Tiempo de bajada Ejemplo numérico Datos:V =1.5V V =3.5V R =100  C =100pF OLmax OHmin nON L OUT V

23 23 Familias lógicas: CMOS comportamiento eléctrico dinámico Retardo de propagación Se define como el tiempo que transcurre desde que se produce un cambio en la señal de entrada hasta que éste se refleja en la salida Se suele dar desde el punto medio del flanco de subida o bajada de forma que se eliminan en lo posible los tiempos de transición En caso de que se cargue una puerta en exceso los tiempos de transición harán incrementar el retardo de propagación. t Retardo de propagación cuando la salida pasa de nivel alto a nivel bajo pHL pLH t Retardo de propagación cuando la salida pasa de nivel bajo a nivel alto

24 24 Familias lógicas: CMOS comportamiento eléctrico dinámico Retardo de propagación t pHL t t pLH t

25 25 Familias lógicas: CMOS comportamiento eléctrico dinámico 1.-Se consume potencia cuando hay paso de corriente desde alimentación a tierra cuando la tensión de entrada está lejos de la alimentación y la tierra, es decir en las transiciones. Frecuencia de las transiciones Tensión de alimentación Tiene magnitud de capacidad aunque no lo es. Viene dado por el fabricante Esta fórmula deja de ser correcta cuando las transiciones son muy lentas. Los fabricantes dan un tiempo máximo para estas de forma que si se excede, el valor de C no es correcto PD

26 26 Familias lógicas: CMOS comportamiento eléctrico dinámico 2.-Se consume potencia cuando cargamos la carga capacitiva a la salida. Esta capacidad es debida a las conexiones y a la impedancia de carga. Frecuencia de las transiciones Tensión de alimentación Capacidad que carga la salida de la puerta lógica. Potencia total

27 27 V OUT V IN 5.0 0.0 2.12.95.0 Familias lógicas: CMOS Dispositivos con entrada Schmitt-Trigger Función de Transferencia Este tipo de dispositivos son más inmunes al ruido y son usadas ordinariamente para señales en líneas de transmisión. Símbolo de un inversor Schmitt-Trigger

28 28 Familias lógicas: CMOS Dispositivos con salida Three-State Puerta NOR A B A B Enable Salida A B Z Enable Símbolo de una puerta NAND con Enable

29 29 Familias lógicas: CMOS Dispositivos con salida Three-State Tabla de verdad 0 0 0 Z 0 0 1 Z 0 1 0 Z 0 1 1 Z 1 0 0 1 1 0 1 1 0 0 1 1 1 0 Z significa Alta Impedancia Puerta NOR Enable A B Salida A B A B Enable Salida

30 30 Familias lógicas: CMOS Salidas en colector abierto A B NAND V DD Gnd V OUT Tabla de verdad A B Salida 0 0 Abierta 0 1 Abierta 1 0 Abierta 1 1 0 A B Z Símbolo de una puerta NAND con salida en colector abierto

31 31 Familias lógicas: CMOS Salidas en colector abierto A B NAND V DD Gnd V OUT Para el funcionamiento de estas puertas debe conectarse una resistencia de pull-up El valor de la resistencia que pongamos va a fijar: OHmax I =(V -V )/R R ·C  t pLH pull-up DD OHmin pull-up carga Su valor máximo vendrá fijado por: OLmax I =V DD /R pull-up

32 32 Familias lógicas: TTL Características diferenciadoras respecto a CMOS Los transistores usados son bipolares, esto implica: corrientes de entrada mucho mayores consumo de potencia en estática ¿mayor velocidad? Niveles lógicos indicativos para puertas TTL V DD V IHmin (2.0V) V ILmax (0.8V) Gnd Nivel alto, 1 V OHmin (2.7V) V OLmax (0.5V) Nivel bajo, 0 Podemos apreciar en los niveles lógicos, que no son simétricos

33 33 Compatibilidad entre CMOS y TTL -Hay una diferencia apreciable entre los niveles lógicos de ambos tipos de dispositivos. -Cuando cargamos una puerta CMOS con una TTL estamos exigiendo mayor corriente y por lo tanto los niveles lógicos de salida disminuyen -Las características que ofrecen los fabricantes, tanto para I OLmax y I OHmax como para V OLmax y V OHmin dependen del tipo de puerta con que estemos cargando. Ejemplo: Familia HC con V DD =5.0V Carga CMOS Carga TTL I OLmaxC 0.02 mA V OLmaxC 0.1 V I OHmaxC -0.02 mA V OHminC 4.9 V I OLmaxT 4 mA V OLmaxT 0.33 V I OHmaxT -4 mA V OHminT 4.3 V

34 34 Compatibilidad entre CMOS y TTL Gnd V DD V IHmin (2.0V) V ILmax (0.8V) Nivel alto, 1 V OHmin (2.7V) V OLmax (0.5V) Nivel bajo, 0 V DD V IHmin (3.5V) V ILmax (1.5V) Gnd Nivel alto, 1 Nivel bajo, 0 V OHmin (4.3V) V OLmax (0.33V) TTL CMOS

35 35 Compatibilidad entre CMOS y TTL Familias CMOS actuales HC y HCT Las siglas significan High-speed CMOS y High-speed CMOS TTL-compatible AC y ACT Son mucho más rápidas que las anteriores y eliminan el problema de la poca cantidad de corriente a la salida que eran capaces de suministrar HC y HCT sus siglas significan Advanced CMOS y Advanced CMOS TTL-compatible La única diferencia de los dispositivos TTL compatibles con los que no lo son radica en los niveles lógicos a la entrada. 4000 Son las primeras pero están en desuso, admiten gran rango de alimentaciones y son muy robustas pero muy lentas.

36 36 Compatibilidad entre CMOS y TTL Familias CMOS actuales FCT y FCT-T Salió a principios de esta década reduce el consumo de potencia y disminuye los retardos. Ambas son TTL compatibles, la diferencia radica en que la segunda reduce el nivel de salida a nivel alto (como las TTL), reduciendo así más el consumo de potencia. Importante FCT, FCT-T AC, ACT HC, HCT Prestaciones - Velocidad  - Consumo  Precio 

37 37 Compatibilidad entre CMOS y TTL Familias TTL actuales S LS AS ALS F Shottky TTL Low-power Shottky TTL Advanced Shottky TTL Advanced Low-power Shottky TTL Fast TTL

38 38 Compatibilidad entre CMOS y TTL Nivel alto Nivel bajo Salidas V OHmin OLmax V HC, HCT 3.98 AC, ACT 3.94 LS, S, ALS, AS 2.7 LS, S, ALS, AS 0.5 AC, ACT 0.37 HC, HCT 0.33 5.0V Entradas V IHmin ILmax V 3.15 HC, AC Margen de ruido a nivel alto 2.0 LS, S, ALS, AS, HCT, ACT 0.8 LS, S, ALS, AS, HCT, ACT Margen de ruido a nivel bajo 1.35 HC, AC Zona no válida

39 39 Familias lógicas: ECL Produce diferencias de tensión pequeñas, menores de 1 voltio, entre los niveles alto y bajo. Sus niveles de alimentación son 0V y entre -4.5 y -5.2V V -0.810 IHmax V -1.105 IHmin V -1.475 ILmax V -1.850 ILmin -1.850 V OLmin -1.630 V OLmax -0.980 V OHmin -0.810 V OHmax Las potencias consumidas son altas >20mW por puerta Los retardos y tiempos de transición son muy bajos  1ns

40 40 Familias lógicas: Generalidades Modelo de caja negra: Los parámetros descritos anteriormente van a ser útiles para cualquier familia lógica, no necesitamos saber como está estructurado internamente un dispositivo sino cuales son sus parámetros de funcionamiento.... Entradas Salidas Alimentación V IHmin V ILmax I IHmax I ILmax V OHmin V OLmax t PLH t PHL I OLmax I OHmax Fanout C INtyp