Planificadores de prioridad clasificados: Estos planificadores mantienen una variable global conocida como tiempo virtual. A el timestamp computado en función de esta variable se asocia a cada paquete en el sistema. Los paquetes programar en la orden de aumento de éstos timestamps. Los ejemplos incluyen WFQ [13], uno mismo Feria registrada que hace cola (SCFQ) [14], y SFQ [4]. La desventaja principal de estos esquemas es que la complejidad del trabajo del por-paquete es una función del número total de los flujos que son servidos por el planificador, cuál los hace duros poner en ejecución en hardware de alta velocidad.

Planificadores Round Robin: En estos esquemas (es decir, Robin redondo del déficit (DRR) [15], redondo elástico Robin (ERRAR) [16], etc.), por otra parte, el planificador proporciona oportunidades del servicio a los flujos reservados en un redondo-robin ordenan y, durante cada oportunidad del servicio, el intento es proveer del flujo una cantidad de servicio proporcional a su parte justa del recurso. Puesto que estos esquemas no requieren clasificar entre los paquetes, sus la complejidad de la puesta en práctica es Oð1Þ, haciéndolos atractivos para la puesta en práctica en rebajadoras de alta velocidad.

Todos los esquemas programar discutidos arriba se diseñan para programar solamente un solo recurso, es decir, anchura de banda o recurso del proceso. Aunque la determinación de los tiempos de ejecución para los paquetes por adelantado en un nodo programable se ha identificado como obstáculo importante en el manejo procesando los recursos [5], [8], [17], ningunos de los estudios anteriores proporcionaron una solución en línea generalizada al problema.

El FB es una medida de la imparcialidad que destaca el funcionamiento a lo peor del planificador., Sin embargo, no captura exactamente el comportamiento del planificador bajo circunstancias normales. Utilizamos a índice llamado métrico de Gini, prestado del campo de la economía, comparativamente para juzgar la imparcialidad instantánea alcanzada por CBCS. Los resultados de la simulación para demostrar la imparcialidad instantánea mejorada de CBCS también se presentan.

. En nuestras comparaciones, escogemos DRR [15], el planificador redondo más popular del robin, como ejemplo representativo. Observar que DRR no se puede adaptar fácilmente para programar el proceso recurso puesto que requiere el conocimiento de la duración de proceso de cada paquete. Sin embargo, para esta comparación, asumimos que las duraciones exactas de la ejecución para cada paquete están exacto disponibles. El modelo de sistema para tal planificador de la CPU y de la anchura de banda se ilustra en el higo 1b.

En este papel, hemos presentado el diseño, la puesta en práctica, y la evaluación de un planificador compuesto de la novela llamado Anchura de banda compuesta y planificador de la CPU (CBCS) para programar dinámico de recursos múltiples. Evaluaciones analíticas de los límites de la complejidad y de la imparcialidad del trabajo para el CBCS el planificador fue presentado. Hemos comparado nuestro planificador con un sistema consistiendo en los planificadores separados para asignar el acoplamiento y el recurso del procesador, que es típico de la mayoría de las rebajadoras hoy. Nuestros resultados analíticos demuestran que CBCS es un planificador bajo ðOð1ÞÞ de la complejidad cuál tiene características mejores de la imparcialidad y de funcionamiento con respecto a una puesta en práctica que consiste en planificadores separados de la complejidad similar. Además, también hemos presentado los resultados de la simulación que corroboran las conclusiones de nuestro análisis. Los resultados del funcionamiento apoyan fuertemente las ventajas de nuestro planificador compuesto para mejorar la ayuda que computa a lo largo de la trayectoria de la expedición sin sacrificar eficacia.

Con el crecimiento rápido en anchura de banda del acoplamiento, la duración del tiempo que está disponible para una rebajadora para hacer una decisión programar está disminuyendo rápidamente. Por lo tanto, es imprescindible que un algoritmo programar puede ser fácilmente realizable en sistemas verdaderos del hardware. En este papel, desarrollamos una puesta en práctica del mundo real del planificador de CBCS usando un procesador de red del off-theshelf tal como Intel IXP Nosotros también las actuales evaluaciones empíricas para destacar mejorado retrasan características de CBCS en comparación con puesta en práctica que consiste en dos planificadores separados de DRR. Aun cuando nos hemos centrado en la asignación común del proceso y los recursos de la anchura de banda, nuestro algoritmo se pueden adaptar fácilmente para la asignación común de una combinación de diversos recursos heterogéneos tales como anchura de banda y energía de batería en redes, memoria, y ciclos ad hoc móviles del procesador en rebajadoras.