La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Clase Teórica N°4 Memorias, Periféricos y Mapa de memoria

Presentaciones similares


Presentación del tema: "Clase Teórica N°4 Memorias, Periféricos y Mapa de memoria"— Transcripción de la presentación:

1 Clase Teórica N°4 Memorias, Periféricos y Mapa de memoria
PROCESADORES Clase Teórica N°4 Memorias, Periféricos y Mapa de memoria

2 Agenda Periféricos de un procesador Definición Ejemplos Comunicaciones
Sensores Actuadores Mapa de memoria Sobre el laboratorio 

3 Arquitectura general de un sistema de cómputo
Bus de direcciones Bus de datos Bus de control RW CS CE OE MEMORIA Programas – Datos - Pilas PERIFÉRICOS Sensores – Actuadores  Comunicaciones

4 Periféricos de un procesador
Definición: Permiten a un microprocesador interactuar con el mundo exterior. 

5 Tipos de Periféricos Comunicaciones Serial RS-232 Ethernet Paralelo
PCI ATA  Sensores Analógicos Sensores  CA/D  Digitales GPIO Interruptores  Actuadores  Interfaces.  CD/A  Procesador Controlador Interfaz Procesador Conversor Sensor Procesador Conversor Interfaz

6 RS-232 Velocidades de transmisión
2400  4800  9600  14400  19200  38400  baudios Procesador Controlador Interfaz

7 RS-232

8 SPI (Serial Peripheral Interface)
Procesador Controlador Interfaz

9 SPI (Serial Peripheral Interface)
Memoria SPI de 64 Mb Conector de expansión SPI (4 periféricos)

10 Ethernet Procesador Controlador Interfaz

11 Ethernet

12 Memoria (Definición) Permiten a un microprocesador almacenar información: programas, datos, pilas, etc. Diagrama general de una memoria

13 Memorias (Clasificación)
Reprogramables No Volátiles Solo lectura Memorias Estáticas Volátiles Dinámicas

14 Memoria EPROM Tipo: No volátil - Reprogramable Baja densidad
Muy Baja velocidad para borrado, escritura y lectura Lectura Aleatoria

15 Memoria EPROM (Ciclo de lectura)

16 Memoria Flash (NOR) Tipo: No volátil - Reprogramable Baja densidad
Baja velocidad para borrado y escritura. Alta velocidad para  lectura Lectura Aleatoria

17 Memoria Flash (NOR)

18 Memoria Flash (NOR) Ciclo de Borrado Ciclo de Escritura

19 Memoria Flash (NOR) Fabricante: Intel JS28F128J3D 16-Mbit x 8
JS28F128J3D 16-Mbit x 8 Tacceso: 75 ns Empaquetado: TSOP-56 

20 Memoria Flash (NAND) Tipo: No volátil - Reprogramable Alta densidad
Alta velocidad para borrado, lectura y escritura Lectura Secuencial 

21 Memoria SRAM Tipo: Volátil - Estática Media densidad
Alta velocidad para borrado, lectura y escritura Lectura Aleatoria  Protocolo asincróno 

22 Memoria SRAM Tipo: Volátil - Estática

23 Memoria DRAM Asíncrona
Tipo: Volátil - Dinámica Baja velocidad de trabajo. Lectura Aleatoria  Protocolo asincróno  Requiere rutina de refresco 

24 Memoria DRAM Síncrona Tipo: Volátil - Dinámica

25 Memoria DRAM Síncrona Fabricante: Micron MT47H32M16BM (32-MB x 16)x 2
MT47H32M16BM (32-MB x 16)x 2 Ftrabajo:133MHz Empaquetado: TSOP-56 

26 Memoria Multiport RAM Tipo: Volátil - Estática

27 Memoria Multiport RAM Tipo: Volátil - Estática

28 Memoria Multiport RAM Spartan 3A DSP XC3SD1800A: 84 Bloques de 18Kb

29 Arquitectura general de un sistema de cómputo
Bus de direcciones Bus de datos Bus de control RW CS CE OE MEMORIA Programas – Datos - Pilas PERIFÉRICOS Sensores – Actuadores  Comunicaciones

30 Mapa de Memoria Existe un espacio limitado de memoria "direccionable" en los procesadores. En este mapa se encuentran las secciones de los diferentes periféricos y memorias del sistema. Para manejo de rangos de memoria mas grandes se emplean técnicas como la memoria virtual.

31 Mapa de Memoria (Ejemplo) PIC16F627A

32 Mapa de Memoria (Ejemplo) 80C167

33 Mapa de Memoria (Ejercicio)
Configurar el módulo USART de un PIC16F627A para realizar transmisiones síncronas con base en un reloj de 4MHz a baudios. Registros a tener en cuenta: TXSTA RCSTA SPBRG

34 Implementación Física (árbitro)
Bus de direcciones Bus de datos Bus de control RW CS CE OE MEMORIA Programas – Datos - Pilas PERIFÉRICOS Sensores – Actuadores  Comunicaciones

35 Decodificación de direcciones

36 Decodificación de direcciones

37 Laboratorio Escribir un programa para el procesador de Pardo-Boluda que permita visualizar los números de la serie de Fibonacci en los leds de la tarjeta. F(n)=F(n-1)+F(n-2) F(0)=0 F(1)=1


Descargar ppt "Clase Teórica N°4 Memorias, Periféricos y Mapa de memoria"

Presentaciones similares


Anuncios Google