La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Integrantes: Enzo Bevilacqua A. Enrique Espina G. Enrique Espina G. Cristián Farfán M. Cristián Farfán M. Ángel Gaete C. Ángel Gaete C. Grupo Nº 4 Grupo.

Presentaciones similares


Presentación del tema: "Integrantes: Enzo Bevilacqua A. Enrique Espina G. Enrique Espina G. Cristián Farfán M. Cristián Farfán M. Ángel Gaete C. Ángel Gaete C. Grupo Nº 4 Grupo."— Transcripción de la presentación:

1 Integrantes: Enzo Bevilacqua A. Enrique Espina G. Enrique Espina G. Cristián Farfán M. Cristián Farfán M. Ángel Gaete C. Ángel Gaete C. Grupo Nº 4 Grupo Nº 4 UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA DEPTO. INGENIERIA ELECTRICA INTERFAZ DE COMUNICACIONES DEL uC PIC 18F8520 USART

2 Conceptos Básicos de Comunicaciones Comunicación Simplex Sólo permiten la transmisión en un sentido TRANSMISOR RECEPTOR

3 Comunicación Half Duplex Sólo permiten la transmisión en los dos sentidos, pero no de forma simultánea OR TRANSMISOR RECEPTOR

4 Comunicación Full Duplex Permiten transmisión en los dos sentidos, en forma forma simultánea La mayoría de los sistemas y redes de comunicaciones modernos funcionan en modo dúplex permitiendo canales de envío y recepción simultáneos TRANSMISOR Y RECEPTOR

5 Baud Rate La tasa de baudios también conocida como baudaje, Es el número de unidades de señal por segundo. Un baudio puede contener varios bits.

6 Bit de Paridad Los códigos de paridad se usan en comunicaciones para detectar,y en algunos casos corregir, errores en la transmisión. Para ellos se añade en origen un bit extra llamado bit de paridad a los n bits que forman el carácter original. Este bit de paridad se determina de forma que el número total de bits 1 a transmitir sea par (código de paridad par) o impar (código de paridad impar).

7 Código de paridad par El bit de paridad será: Un 0 si el número total de 1 a transmitir es par, Un 1 si el número total de 1 es impar. Código de paridad impar El bit de paridad será: Un 1 si el número total de 1 a transmitir es par Un 0 si el número total de 1 es impar.

8 Formato NRZ (Non – Return – to – Zero) ES un tipo de formato de codificación que se denomina NRZ porque el voltaje no vuelve a cero entre bits consecutivos de valor uno. Mediante la asignación de un nivel de tensión a cada símbolo se simplifica la tarea de codificar un mensaje. El valor 0 no se usa nunca.

9 El puerto serie RS-232C El RS-232C consiste en un conector tipo DB-25 de 25 pines, aunque es normal encontrar la versión de 9 pines DB-9 Es la forma mas comúnmente usada para realizar transmisiones de datos entre ordenadores. Comúnmente las señales con las que trabaja este puerto serie son digitales, de +12V (0 lógico) y -12V (1 lógico) para la entrada y salida de datos,

10 PinFunción TXD (Transmitir Datos) RXD(Recibir Datos) DTR(Terminal de Datos Listo) DSR(Equipo de Datos Listo) RTS(Solicitud de Envío) CTS(Libre para Envío) DCD(Detección de Portadora) Cada pin puede ser de entrada o de salida, teniendo una función especifica cada uno de ellos. Las mas importantes son: Conector DB 25 Conector DB 9

11 Numero de PinSeñalDescripciónE/S En DB-25En DB-9 11-Masa chasis- 23TxD Transmit DataS 32RxDReceive DataE 47RTSRequest To SendS 58CTSClear To SendE 66DSRData Set ReadyE 75SGSignal Ground- 81CD/DCD(Data) Carrier DetectE 15-TxC(*)Transmit ClockS 17-RxC(*)Receive ClockE 204DTRData Terminal ReadyS 229RIRing IndicatorE 24-RTxC(*)Transmit/Receive ClockS

12 Módulo Transmisor Receptor Síncrono Asíncrono Universal (USART) El módulo Transmisor Receptor Síncrono Asíncrono Universal (USART), también conocido como Interfaz de Comunicación Serie (Serial Communications Interface, SCI) Es uno de los 2 tipos de módulos de E/S serie disponibles en los dispositivos PIC 18FXX20. Cada dispositivo tiene 2 USARTs, y puede ser configurado cada uno de forma independiente del otro.

13 El USART puede ser configurado de las siguientes maneras: Asíncrono (full-duplex) Maestro-Síncrono (half-duplex) Esclavo-Síncrono (half-duplex) Los pines del USART1 y USART2 son multiplexados con las funciones de: PORTC (RC6/TX1/CK1 y RC7/RX1/DT1) y PORTG (RG1/TX2/CK2 y RG2/RX2/DT2), respectivamente.

14 Con el fin de configurar estos pines como USART: Para USART1: El bit SPEN (RCSTA1 ) debe estar seteado (=1) El bit TRISC debe estar seteado (=1) El bit TRISC debe estar reseteado (=0) para los modos Asíncrono y Síncrono Maestro El bit TRISC debe estar seteado (=1) para el modo Síncrono Esclavo

15 Para USART2: El bit SPEN (RCSTA2 ) debe estar seteado (=1) El bit TRISG debe estar seteado (=1) El bit TRISG debe estar reseteado (=0) para los modos Asíncrono y Síncrono Maestro El bit TRISC debe estar seteado (=1) para el modo Síncrono Esclavo

16 Modo Asíncrono del USART En este modo, el USART usa el formato estándar Non-Return-to-Zero (NRZ) [1 bit de partida, 8 o 9 bits de datos y 1 bit de detención. El formato común de datos más común es de 8 bits El USART transmite y recibe el LSB (Lower Significant Bit- Bit Menos Significativo) primero. El transmisor y receptor del USART son funcionalmente independientes, pero utilizan el mismo formato de datos y velocidad de transmisión.

17 Modo Maestro Síncrono USART En el modo Síncrono USART, los datos son transmitidos de forma half- duplex El modo Maestro indica que el procesador transmite el reloj maestro en la línea CK

18 El modo Esclavo Síncrono se diferencia del modo Maestro en el hecho de que el reloj de desplazamiento (shift clock) es alimentado externamente desde el pin TXx Se permite al dispositivo a transferir o recibir datos mientras esta en modo de reposo (Sleep) Modo Esclavo Síncrono USART

19 TRANSMISOR USART Diagrama de bloques de Trasmisor USART

20 RECEPTOR USART Diagrama de bloques de Trasmisor USART

21 Registro de Estado de Trasmisión y Control bit 7CSRC: Bit de Selección de la Fuente del Reloj Modo Asíncrono: Don`t care. Modo Síncrono: 1 = Modo Maestro (Reloj Generado Internamente desde BRG) 0 = Modo Esclavo (Reloj de Fuente Externa) bit 6TX9: 9-bit bit de habilitación de transmisión 1 = Selecciona una transmisión de 9 bits 0 = Selecciona una transmisión de 8 bits

22 bit 5TXEN: bit de habilitación de transmisión 1 = Transmisión Habilitada 0 = Transmisión Deshabilitada NOTA: SREN/CREN anulan TXEN en modo Síncrono. bit 4SYNC: Bit de Selección de Modo USART 1 = Modo Síncrono 0 = Modo Asíncrono bit 3No-Implementado: Es leído como 0

23 bit 2BRGH: Bit de Selección de Velocidad de Transmisión Modo Asíncrono: 1 = Velocidad Alta 0 = Velocidad Baja Modo Síncrono: No utilizado en este modo. bit 1 TRMT: Bit de Estado de Registro de Desplazamiento de Transmisión 1 = TRS vacío 0 = TRS lleno bit 0TX9D: 9º bit de transmisión de datos Puede ser bit de dirección/dato o bit de paridad

24 Registro de Estado de Recepción y control bit 7SPEN: Bit de Habilitación de Puerto Serie 1 = Puerto serie habilitado (configura los pines RX/DT y TX/CK como pines de puerto serie) 0 = Puerto serie deshabilitado bit 6RX9: Bit de Habilitación de Recepción de 9-bit 1 = Selecciona la recepción de 9-bits 0 = Selecciona la recepción de 8-bits

25 bit 5SREN: bit de Habilitación de Recepción Simple Modo Asíncrono: Dont Care Modo Síncrono-Maestro: 1 = Habilita la recepción simple 0 = Deshabilita la recepción simple Este bit se pone en cero cuando la recepción se ha completado. Modo Síncrono-Esclavo: Dont Care.

26 bit 4CREN: Bit de Habilitación de Recepción Continua Modo Asíncrono: 1 = Habilita el receptor 0 = Deshabilita el receptor Modo Síncrono: 1 = Habilita la recepción continua 0 = Deshabilita la recepción continua bit 3ADDEN: bit de Habilitación de Detección de Dirección. Modo Asíncrono de 9 bits (RX9=1): 1 = detección de dirección habilitada, permite la interrupción y la carga del buffer de recepción cuando RSR está en 1

27 bit 2FERR: bit de error de error de elaboración 1 = Error de Elaboración (se puede actualizar leyendo el registro RCREG y recibiendo el próximo bit válido) 0 = sin error de elaboración bit 1OERR: bit de error de rebase 1 = Error de rebase (puede ponerse en cero con el bit de limpieza CREN) 0 = sin error de rebase bit 0RX9D: 9º bit de dato recibido Puede ser un bit de dirección/dato o bit de paridad y debe ser calculado por firmware de usuario

28 Integrantes: Enzo Bevilacqua A. Enrique Espina G. Enrique Espina G. Cristián Farfán M. Cristián Farfán M. Ángel Gaete C. Ángel Gaete C. Grupo Nº 4 Grupo Nº 4 UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA DEPTO. INGENIERIA ELECTRICA Fin de la presentación del INTERFAZ DE COMUNICACIONES DEL uC PIC 18F8520 USART


Descargar ppt "Integrantes: Enzo Bevilacqua A. Enrique Espina G. Enrique Espina G. Cristián Farfán M. Cristián Farfán M. Ángel Gaete C. Ángel Gaete C. Grupo Nº 4 Grupo."

Presentaciones similares


Anuncios Google