Que es make? Make es un comando que se utiliza para la creació n de archivos ejecutables o programas, su instalación y la limpieza de archivos temporales. Por defecto lee las instrucciones para generar el programa u otra acción desde un archivo llamado “makefile”. De no hallarse este archivo en el directorio donde nos encontramos, make utilizará algunas reglas implícitas para construir el ejecutable provenientes de un archivo llamado: “make.rules”. Detecta automaticamente el compilador a utilizar segun la extensión (.c o.cpp) y compila con flags por defecto.

Porque deberia usar make? Trabajeremos con muchos archivos separados y necesitaremos compilar muchas veces, por lo que compilar a mano puede resultar tedioso y un gasto de tiempo. Es sencillo, rapido y facil de usar. Cuando modificamos un solo archivo y compilamos a mano es dificil (si trabajamos con muchos archivos) saber cuales son sus dependencias y que archivos debo recompilar. Make realiza está tarea de manera automática.

Makefile Es el archivo donde especificaremos las reglas que seguirá make en nuestro proyecto. Un makefile tendrá la siguiente estructura: objetivo: dependencia 1, dependencia 2, …, depend n comando 1 comando 2 … comando n

Makefile: Ejemplo sencillo Volvamos al proyecto anterior donde: pru_complejo complejo real Aquí real no necesita compilarse, pero complejo utiliza la definición de real que se encuentra en real.h

Makefile: Ejemplo sencillo El correspondiente makefile que deberá estar en la misma carpeta del proyecto con el nombre “makefile” será: all: complejo.o gcc –Wall –pedantic –o compl complejo.o complejo.h real.h complejo.o: complejo.c gcc –Wall –pedantic –c complejo.c complejo.h real.h

Makefile: Ejemplo sencillo Podemos agregar a nuestro makefile sencillo una linea mas: clean: rm -f compl *.o *.ghc *~ Al tipear: $ make clean Eliminaremos la compilación anterior lo cual nos permitirá con un nuevo make recompilar todo nuevamente

Makefile: Variables Es posible definir variables en los archivos makefiles: CC = gcc La variable CC guardará el nombre del compilador a utilizar Si queremos acceder al contenido de una variable: $(CC) Tambien desde el makefile podemos acceder a variables de entorno: SRC = $(Home)/src

Makefile: Ejemplo 2.0 Retocamos el makefile anterior utilizando variables: CC = gcc FLAGS = -Wall –pedantic –std=“c99” –g EXC = compl $(EXC): complejo.o $(CC) $(FLAGS) –o $(EXC) complejo.o complejo.h real.h complejo.o: complejo.c $(CC) $(FLAGS) –c complejo.c complejo.h real.h

Preguntas

Referencias efile.php efile.php