Circuitos Digitales MÓDULOS COMBINACIONALES

Slides:



Advertisements
Presentaciones similares
DISEÑO DE CIRCUITOS COMBINATORIOS
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
BLOQUES SSI Y MSI.
CIRCUITOS COMBINACIONALES
Circuitos Lógicos Combinatorios
Prof. Edgardo Vargas Moya
Sistemas Digitales Tema 3.
CIRCUITOS DIGITALES Estos se construyen con circuitos integrados (CI) cristales de silicio semiconductor, el cual contiene componentes eléctricos para.
SISTEMAS DE NUMERACIÓN Y CÓDIGOS
El procesador: la ruta de datos y el control (II Parte)
CLASE 6.
NIVEL DE LENGUAJES ORIENTADOS A PROBLEMAS NIVEL DE LENGUAJE ENSAMBLADOR NIVEL DE MAQUINA DEL SISTEMA OPERATIVO NIVEL DE MICROPROGRAMACIÓN NIVEL DE LÓGICA.
CURSO: UNIDAD 4: LENGUAJES HDL
Circuitos Combinacionales Comunes
Circuitos Combinacionales
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Abril 2013 Sistemas Digitales Electrónica Digital I Diseño Combinacional.
Electrónica Digital.
Demultiplexor y Chip 74LS154
Multiplexor. Integrantes FLORES PANTOJA JESSICA GAMEZ MARTINEZ ALDO
Módulos combinacionales básicos
Tema 3: Lógica Combinacional (II): Ruta de Datos.
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES
Lógica de Transferencia de Datos
Organización del Computador 1
Diseño lógico combinacional mediante VHDL
OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES
DEMULTIPLEXORES Y MULTIPLEXORES
DECODIFICADOR -García Rosas Oscar -Landeros Jaime Francisco
ELECTRÓNICA Y AUTOMATISMOS Bloques combinacionales
QUE ES LA MULTIPLEXACIÓN
Codificadores y Decodificadores
Circuitos Digitales I MÓDULOS COMBINACIONALES
Tecnologías de las computadoras
INTEGRANTES: AYME QUISPE, Luis BÁEZ BAUTISTA, Miguel Magno PACHECO BERMUDO, Henry CHORRI…
ARQUITECTURA DE COMPUTADORES
Realizado por Carolina Rubio
Lógica Programable Electrónica Digital
Maestría en Ingeniería Electrónica
Sistemas Combinacionales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
CLASE 5.
Circuitos Digitales.
[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
Universidad Tecnológica del Centro Programa de la Asignatura ARQUITECTURA DEL COMPUTADOR Universidad Tecnológica del Centro Programa de la Asignatura ARQUITECTURA.
1 Señales del bus. 2 Expansión del bus El tamaño (cantidad de líneas) del bus depende de talla de la data (Word, unidad de datos) que será transferido.
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
Organización del Computador 1
REDES COMBINATORIAS 2 MAQUINAS DIGITALES
Germán Landinez Álvaro Del Toro Ronald Gutiérrez.
Minitérminos, maxitérminos
CIRCUITOS NO COMBINACIONALES
MODEM Un módem (Modulador Demodulador) es un dispositivo que sirve para enviar una señal llamada moduladora mediante otra señal llamada portadora.
CIRCUITOS DIGITALES Y LAB. Código: ET0011 Tecnología Electrónica.
COMPUERTAS LÓGICAS Oscar Ignacio Botero H..
GLOSARIO DIGITALES BIT: es la mínima unidad de almacenamiento y se representa por un “0” o un “1” lógico.  “0” es ausencia de señal  “1” es presencia.
MULTIPLEXACION POR DIVISION DE LONGITUD DE ONDA (WDM)
Alumno: Gerardo Mario Valdés Ortega
Compuertas lógicas INTRODUCCION
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Diseño Combinacional.
UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.
Subsistemas aritméticos y lógicos
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
Circuitos Combinacionales I
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES ING. GERARDO A. LEAL, MSC Unidad 3: Sistemas Combinacionales.
Tomás García González Universidad Nacional Autónoma de México Facultad de Contaduría y Administración Facultad de Contaduría y Administración Sistema de.
Unidad de Control Ubicación: Es uno de los tres bloques funcionales principales en los que se divide una unidad central de procesamiento (CPU). Realizar.
Tema 1. Sistemas combinacionales básicos Introducción Álgebra de Boole Puertas lógicas ideales Biestables Simplificación de ecuaciones lógicas Circuitos.
Transcripción de la presentación:

Circuitos Digitales MÓDULOS COMBINACIONALES Semana 10 Multiplexor- Demultiplexor buffer de datos Ing. JORGE MOSCOSO SANCHEZ

Módulos combinacionales básicos MSI Conjunto de compuertas que realizan una tarea específica. Pueden implementar funciones booleanas. MSI : (Medium Size of Integration) con un número de compuertas entre 10 y 100. Circuitos MSI: Multiplexores, decodificadores, codificadores, demultiplexores, sumadores y comparadores.

Multiplexaje es la combinación de múltiples canales de información en un medio común de transmisión de alta velocidad. Multiplexar la información es la mejor manera de aprovechar la utilización de enlaces de alta velocidad

MULTIPLEXORES (MUX) Selector de Datos. Permite seleccionar información digital procedente de diversas fuentes a una única línea de salida, por medio de líneas de selección.

Multiplexor de 2 y 4 entradas Mux 2-1: Selecciona una línea de datos de entrada (A o B) dependiendo del valor del bit de selección S. Mux 4

Configuración interna Mux 2 a 1 Mux 4 a 1 Controla el paso del dato

Multiplexor Comercial Salida Habilitación (encendido) 74151 Mux 8 a 1 3 líneas de selección 8 entradas de datos Salida negada

Demultiplexores (DEMUX) El dato D puede tomar solo una salida Y, según la selección de S0 y S1. Los DEMUX son distribuidores de datos. Demux 1 a 4. Selección de la ruta que toma el dato

Diagrama de tiempos DEMUX de 1 a 4

DECO en configuración DEMUX DECOS o DEMUX Una característica de los DECOS es que pueden ser utilizados como DEMUX El habilitador del DECO es la entrada de datos (serial). DECO en configuración DEMUX S0 S1

DECOS o DEMUX

Ejemplo I0=Y NOR Z I1=Y NOR Z I2=Z I3=Z f(V,W,X,Y,Z)= Sm(5,7,13,15,16,20,25,27,29,31) Para la segunda Tabla (MUX 2)

Solución

Decodificadores Detecta un código en la entrada e indica la presencia de este código mediante un cierto nivel en una de las salidas.

Decodificador 2 a 4 Para cada posible condición de entrada, una y sólo una señal de salida, tendrá el valor de 1 lógico. Salida activa según el código de entrada Código de entrada

Decodificador 2 a 4 Una salida solo es 1, en una combinación de S1 y S0 : Aplicaciones: *Convertir códigos *Direccionar memorias y periféricos. *Implementar funciones lógicas

Decodificador 2 a 4(Salidas negadas) Habilitador EN S1 S0 D0 D1 D2 D3 1 X

Decodificador 2 a 4 comercial Líneas de selección A y B Enable : G (Habilitación) Salidas:Y0,Y1,Y2Y3 Salidas activas en bajo. Dos decodificadores de 2 a 4 en un solo CI

Decodificadores Comerciales: Deco 3 a 8 (74138), Deco 4 a 16 (74154). Decodificadores de BCD a 7 segmentos. (7447 y 7448, para ánodo o cátodo común) EJERCICIO Construir un DECO de 3 a 8 a partir de 2 decos 2 a 4 con habilitación y compuertas adicionales.

Decodificador de 3 a 8 líneas El decodificador de 3 a 8 líneas, activa una sola de las 8 líneas de salida de acuerdo con el código binario presente en las 3 líneas de entrada. Las entradas del decodificador son A, B, y, C y las salidas van de y0 a y7 (activas en bajo).

Comercial con salidas negadas Decodificador de 3 a 8 Comercial con salidas negadas Típico

Implementación de funciones lógicas usando decodificadores C=Sx,y,z(2,3,6,7) x y z C 1 Solo se toman las salidas que se activan

Ejemplo POS SOP Teorema de DeMorgan (X’Y’)’=X+Y

Conexion de decodificadores en paralelo Construir un decodificador de 4 a 16 con dos deco 3 a 8

Deco de 4 a 16