TX DATOS UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA “ANTONIO JOSÉ DE SUCRE” VICE-RECTORADO PUERTO ORDAZ. CÁTEDRA: COMUNICACIONES. TX DATOS PROFESOR: ROMERO, HENRY . BACHILLERES: BRUZUAL, JOSÉ . LÓPEZ, CÉSAR .

Comprobación de Redundancia Cíclica Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobación de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algún número predeterminado. Mensaje de k bits FCS de n bits Trama Resultante

Comprobación de Redundancia Cíclica Al Recibirlo, el receptor entonces dividirá la trama recibida por ese número y, si no hay resto en la división, se supone que no ha habido errores. Resto = 0 ¡No hay Error !

Control de Errores Se lleva a cabo mediante la retransmisión de las tramas dañadas que no hayan sido confirmadas o las que desde el otro extremo se reciba una petición de retransmisión.

ARQ con Parada-y-Espera La estación fuente transmite una única trama y entonces debe esperar la recepción de una confirmación (ACK, «acknowledgment»). No se podrá enviar ninguna otra trama hasta que la respuesta de la estación destino vuelva al emisor.

ARQ con Parada-y-Espera Para evitar duplicidad en las tramas de confirmación, estas se numeran alternadamente con “0” o “1”, y las confirmaciones positivas serán de la forma ACK0 y ACKl. Se tiene la convención de: Un ACK0 confirma la recepción de la trama numerada con “1” e indica que el receptor está preparado para aceptar la trama numerada con “0”.

ARQ con Parada-y-Espera

ARQ con Vuelta-Atrás-N En esta técnica, una estación puede enviar una serie de tramas numeradas secuencialmente módulo algún valor máximo dado. Si la trama llega bien, se envía la confirmación RR (Receive Ready). Si hay error, se envía una confirmación negativa REJ (Reject)

ARQ con Vuelta-Atrás-N Al recibirse una trama con error, se rechaza esa trama y todas las que lleguen después de ella, hasta que se reciba correctamente la trama errónea. Esto indica que se deben re-enviar la trama errónea y todas las tramas enviadas después de ella.

ARQ con Vuelta-Atrás-N Esta técnica tiene en cuenta las siguientes contingencias: TRAMA DETERIORADA UNA RR DETERIORADA UNA TRAMA REJ DETERIORADA

Ejemplos para ARQ Vuelta-Atrás-N

TRAMA DETERIORADA Si la trama recibida es no válida (es decir, B detecta un error), B descarta dicha trama sin más. Llegados a este punto se plantean dos posibilidades: a) “A” envía la trama (i+1) dentro de un periodo de tiempo razonable. B recibe la Trama (i+1) fuera de orden y envía un REJ i. “A” debe retransmitir la trama i y todas las posteriores.

TRAMA DETERIORADA b) “A” no envía tramas adicionales en un breve espacio de tiempo. B no recibe nada, por lo que ni devuelve una RR ni una REJ. Cuando el temporizador de “A” expira, se transmitirá una trama RR que incluirá un bit denominado P, que será puesto a 1. B interpretará la trama RR con el bit P igual a 1, como si fuera una orden que debe ser confirmada enviando una RR para indicar la siguiente trama que se espera recibir, es decir la trama i. Cuando “A” recibe la RR, retransmite la trama i.

RR DETERIORADA “B” recibe la trama i y envía RR (i + 1), que se pierde en el camino. Como las confirmaciones son acumulativas, puede ocurrir que “A” reciba una RR posterior para una trama posterior y que llegue antes de que el temporizador asociado a la trama i expire. Si el temporizador de “A” expira, se transmite una orden RR, como en el caso 1b.

La perdida de una trama REJ es equivalente al caso 1b. TRAMA REJ DETERIORADA La perdida de una trama REJ es equivalente al caso 1b.

ARQ con Rechazo Selectivo En esta técnica, las únicas tramas que se retransmiten son aquellas para las que se recibe una confirmación negativa, denominada SREJ, o aquellas para las que el temporizador correspondiente expira.

ARQ con Rechazo Selectivo El receptor deberá reservar una zona de memoria temporal lo suficientemente grande para almacenar las tramas tras una SREJ, hasta que la trama errónea se retransmita. Debe tener lógica adicional para reinsertar la trama reenviada en la posición correspondiente.

Ejemplo de técnica ARQ con Rechazo Selectivo trama 0 Ejemplo de técnica ARQ con Rechazo Selectivo

Limitaciones de ARQ con Rechazo Selectivo Existe una limitación en cuanto al tamaño máximo de la ventana en el caso del rechazo selectivo Considérese el caso de un rechazo selectivo que utilice 3 bits para los números de secuencia. Permítase un tamaño de ventana igual a 7, y ténganse en cuenta las siguientes consideraciones:

Limitaciones de ARQ con Rechazo Selectivo La estación “A” envía las tramas numeradas desde la 0 hasta la 6 a la estación “B” La estación “B” recibe las siete tramas y las confirma acumulativamente con RR 7 Debido a una ráfaga de ruido, la RR 7 se pierde. 4. El temporizador de “A” expira y se retransmite la trama 0.

Limitaciones de ARQ con Rechazo Selectivo 5. “B” ha desplazado su ventana de recepción indicando que acepta las tramas 7, 0, 1, 2, 3, 4, y 5. Al recibir la numero 0 anterior supone que la trama 7 se ha perdido, y que se trata de una trama 0 diferente, por tanto la acepta. Esto se debe a un solapamiento de la ventana de transmisión con la de recepción.

Limitaciones de ARQ con Rechazo Selectivo Para evitar este problema, el tamaño máximo de la ventana no debería ser mayor que la mitad del rango de los números de secuencia. En la situación anterior, si se permitiera que sólo 4 tramas estuvieran pendientes de confirmación, se evitarían las ambigüedades. En general, para un campo de números de secuencia de k bits, es decir, para un rango de 2k, el tamaño máximo de la ventana se limita a 2k-1.

Chequeo de Paridad Vertical: VRC Esta técnica se aplica para códigos ASCII, lo cual facilita su empleo a nivel de byte. Consiste en agregar un octavo bit al código de cada carácter que se desea transmitir y calcular dicho bit en función de la paridad deseada, par o impar.

Chequeo de Paridad Vertical: VRC B6 B5 B4 B3 B2 B1 B0 En el momento de la transmisión, el emisor calcula el bit de paridad. El receptor recalcula la paridad y la compara con el criterio utilizado. El método no asegura que no hayan ocurrido errores. Basta que cambien su valor dos bits de datos simultáneamente para que la paridad sea correcta pero el dato no. VRC disminuye la probabilidad de que el dato final sea erróneo.

Chequeo de Paridad Vertical: VRC Consideraciones Prácticas: VRC disminuye la probabilidad de que el dato final sea erróneo. Por ejemplo, para líneas telefónicas transmitiendo entre 103 y 104 bps el error es BER=10-5 (un bit de error en cada 105 bits). Al emplear este método se pueden obtener valores de BER= 10-7

Chequeo de Paridad Longitudinal: LRC Se aplica para un conjunto de caracteres. A cada carácter se le determina su bit de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y “m” filas.

Chequeo de Paridad Longitudinal: LRC Esquema de calculo de BCC P7 P6 P5 P4 P3 P2 P1 P0 BCC P B6…B0 Bloque N P B6…B0 Bloque 1 . . . Datos El bloque de chequeo de carácter BCC (Block Check Character), se determina bit a bit entre todos los caracteres, fila a fila hasta completar la tabla.

Chequeo de Paridad Longitudinal: LRC El esquema muestra que se deben transmitir los “n” arreglos de datos más el arreglo BCC. En el receptor se determina de igual manera la paridad del sistema para determinar si hubo o no errores.

Chequeo de Paridad Bidimensional: VRC/LRC Este esquema se obtiene de la combinación de los métodos VRC y LRC. El arreglo tiene dos dimensiones, abscisa y ordenada. Con el VRC se obtiene la abscisa y con el LRC la ordenada.

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par)

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: si se recibiera con un error: LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par) Error de paridad Error de paridad

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: si se recibiera con un error La detección del error se efectúa determinando la paridad de VRC y LRC, la intercepción de la fila y la columna errónea, permite ubicar el error. Algunas combinaciones de más de un error se pueden detectar, otras no.

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinación de dos errores LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par)

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinación de tres errores LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par)

Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinación de cuatro errores LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par)