Control de Enlace de Datos

Presentación del tema: "Control de Enlace de Datos"— Transcripción de la presentación:

1 Control de Enlace de Datos
Universidad Nacional Experimental Politécnica “Antonio José de Sucre” Departamento de Ingeniería Electrónica Control de Enlace de Datos (Continuación) Ayala Jesús Villarroel Emmanuel

2 Comprobacion Redundancia Cíclica
INDICE Comprobacion Redundancia Cíclica Control de Errores Tipos de ARQ Otros Metodos de Deteccion de Errores

3 Comprobacion Redundancia Cíclica
La comprobación de redundancia cíclica (CRC) es un tipo de función que recibe un flujo de datos de cualquier longitud como entrada y devuelve un valor de longitud fija como salida. Es util para identificar errores ocasionados por el ruido

4 Comprobacion Redundancia Cíclica
Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobación de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algún número predeterminado. Mensaje de k bits FCS de n bits Trama Resultante

5 Comprobacion Redundancia Cíclica
Al Recibirlo, el receptor entonces dividirá la trama recibida por ese número y, si no hay resto en la división, se supone que no ha habido errores. Resto = 0 ¡No hay Error !

6 Comprobacion Redundancia Cíclica
CRC es un mal método de cifrado de datos. De hecho, el CRC no se trata realmente de un método de cifrado, lo que realmente hace es utilizarse para el control de integridad de datos. Es decir, sirve para verificar la identidad pero no se si el mensaje es correcto

7 Especificaciones de un CRC
Se usa un patrón de prefijos de bit para comprobar su autenticidad. Esto es útil cuando la trama podría tener errores en los bits de delante de un mensaje Orden de los bits: en ocasiones, el orden en el que se envían las tramas de datos no corresponden exactamente con la posición que tendrán los bits en la división polinómica; es decir, que puede que el primer bit enviado sea el de más peso o viceversa Omisión del orden del bit de más peso del polinomio divisor: algunos escritores proponen omitir esto, puesto que el bit mayor peso es siempre 1, y ya que el bit CRC debe ser definido por un (n + 1) bits del divisor

8 Control de Errores El control de errores hace referencia a los mecanismos necesarios para la detección y la corrección de errores que aparecen en la transmisión de tramas.

9 Control de Errores Trama Perdida: se da cuando una trama enviada no llega al destino. Trama dañada: ocurre cuando llega una trama, pero con algunos bits erróneos (modificados durante la transmisión).

10 Formas de Control de Errores
Confirmaciones positivas: el destino devuelve una confirmación positiva por cada trama recibida con éxito y libre de errores. Retransmisión después de la expiración de un intervalo de tiempo: la fuente retransmite las tramas que no se han confirmado tras un período de tiempo predeterminado. Confirmación negativa y retransmisión: el destino devuelve una confirmación negativa al detectar errores en las tramas recibidas. La fuente retransmitirá de nuevo esas tramas.

11 Tipos de ARQ Los mecanismos de respuestas se conocen genéricamente como Solicitud de Repetición Automática (ARQ, automatic repeat request). Hay tres variantes normalizadas: ARQ con parada-y-espera ARQ con vuelta-atrás-N ARQ con rechazo selectivo

12 ARQ con Parada-y-Espera
La estación fuente transmite una única trama y entonces debe esperar la recepción de una confirmación (ACK, «acknowledgment»). No se podrá enviar ninguna otra trama hasta que la respuesta de la estación destino vuelva al emisor.

13 ARQ con Parada-y-Espera
Para evitar duplicidad en las tramas de confirmación, estas se numeran alternadamente con “0” o “1”, y las confirmaciones positivas serán de la forma ACK0 y ACKl. Se tiene la convención de: Un ACK0 confirma la recepción de la trama numerada con “1” e indica que el receptor está preparado para aceptar la trama numerada con “0”.

14 ARQ con Parada-y-Espera

15 ARQ con Vuelta-Atrás-N
En esta técnica, una estación puede enviar una serie de tramas numeradas secuencialmente módulo algún valor máximo dado. Si la trama llega bien, se envía la confirmación RR (Receive Ready). Si hay error, se envía una confirmación negativa REJ (Reject)

16 ARQ con Vuelta-Atrás-N
Al recibirse una trama con error, se rechaza esa trama y todas las que lleguen después de ella, hasta que se reciba correctamente la trama errónea. Esto indica que se deben re-enviar la trama errónea y todas las tramas enviadas después de ella.

17 ARQ con Vuelta-Atrás-N
Esta técnica tiene en cuenta las siguientes contingencias: TRAMA DETERIORADA UNA RR DETERIORADA UNA TRAMA REJ DETERIORADA

18 ARQ Vuelta-Atrás-N

19 Otros Métodos de Detección de Errores
Existen otros métodos para la detección de errores que analizaremos a continuación: Chequeo de Paridad Vertical: VRC Chequeo de Paridad Longitudinal: LRC Chequeo de paridad Bidimensional: VRC/LRC

20 Chequeo de Paridad Vertical: VRC
Esta técnica se aplica para códigos ASCII, lo cual facilita su empleo a nivel de byte. Consiste en agregar un octavo bit al código de cada carácter que se desea transmitir y calcular dicho bit en función de la paridad deseada, par o impar.

21 Chequeo de Paridad Vertical: VRC
B6 B5 B4 B3 B2 B1 B0 En el momento de la transmisión, el emisor calcula el bit de paridad. El receptor recalcula la paridad y la compara con el criterio utilizado. El método no asegura que no hayan ocurrido errores. Basta que cambien su valor dos bits de datos simultáneamente para que la paridad sea correcta pero el dato no. VRC disminuye la probabilidad de que el dato final sea erróneo.

22 Chequeo de Paridad Longitudinal: LRC
Se aplica para un conjunto de caracteres. A cada carácter se le determina su bit de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y “m” filas.

23 Chequeo de Paridad Longitudinal: LRC
El esquema muestra que se deben transmitir los “n” arreglos de datos más el arreglo BCC. En el receptor se determina de igual manera la paridad del sistema para determinar si hubo o no errores.

24 Chequeo de Paridad Bidimensional: VRC/LRC
Este esquema se obtiene de la combinación de los métodos VRC y LRC. El arreglo tiene dos dimensiones, abscisa y ordenada. Con el VRC se obtiene la abscisa y con el LRC la ordenada.

25 Chequeo de Paridad Bidimensional: VRC/LRC
Ejemplo: LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par)

26 Chequeo de Paridad Bidimensional: VRC/LRC
Ejemplo: si se recibiera con un error: LRC (Par) H O L A Bits 1 B0 B1 B2 B3 B4 B5 B6 VRC (Par) Error de paridad Error de paridad