Titulación: Grado en Ingeniería de Computadores

Slides:



Advertisements
Presentaciones similares
Simulación en VHDL del Datapath del MIPS
Advertisements

DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Fundamentos de Computadores Tema 8 La ALU de enteros y la aritmética de coma flotante.
CIRCUITOS COMBINACIONALES
CLASE 6.
Unidad aritmético-lógica
Circuitos Combinacionales Comunes
Electrónica Digital Unidad 3
TEMA 5. MÓDULOS ARITMÉTICOS AVANZADOS
Codificador de convolución
El procesador Creando un solo datapath. Universidad de SonoraArquitectura de Computadoras2 Introducción 1. Crear un solo datapath a partir de los datapaths.
Tema 2 LÓGICA COMBINACIONAL (I): FUNCIONES ARITMÉTICO-LÓGICAS (Tema 5 del libro)
Unidad aritmético-lógica
Circuitos Digitales I MÓDULOS COMBINACIONALES
Unidad aritmético lógica
El procesador Diseño del control.
Germán Landinez Álvaro Del Toro Ronald Gutiérrez.
PICOBLAZE RESUMEN.
Organización del Computador I Verano Aritmética (2 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Compuertas lógicas INTRODUCCION
UNIDAD 2. DISEÑO LÓGICO DE PROCESADORES: UNIDAD ARITMÉTICO-LÓGICA Ing. Elizabeth Guerrero V.
Subsistemas aritméticos y lógicos
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
OPERADORES Y EXPRESIONES Ing Esp. Ricardo Cujar. Operadores y Expresiones  Operador: Es un símbolo que representa una operación.  Expresión: Es la combinación.
Arquitecturas de Computadoras Capitulo 2 Aritmética de enteros.
Circuitos Combinacionales I
UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES ING. GERARDO A. LEAL, MSC Unidad 3: Sistemas Combinacionales.
1 Autómatas Autómata S5-95U. 2 Estructura externa Compacta: en un solo bloque están todos lo elementos. Modular: - Estructura americana: separa las E/S.
1 UNIDAD 2: LÓGICA COMBINACIONAL © ILCEO: ING. MIGUEL ANGEL PEREZ SOLANO Analiza, desarrolla y resuelve minimización de funciones lógicas utilizando diferentes.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
Organización del Computador 1 Lógica Digital 1 Algebra de Boole y compuertas.
FUNCIONAMIENTO BÁSICO
Pablo Huerta Pellitero Carlos Sánchez de La Lama
Pablo Huerta Pellitero
ARQUITECTURA BÁSICA DE UN ORDENADOR
Multiplexación y encriptación
Microprocesador Estructura interna.
Unidad Didáctica Electrónica Digital
Tratamiento de Datos Capitulo Dos.
Unidad aritmético-lógica
El procesador Diseño del control.
Circuitos combinacionales II
5. Análisis y diseño de sistemas secuenciales (I)
Datapath para las instrucciones aritméticas y lógicas
Cicuitos Combinatorios y Algebra Booleana
Tema 2 LÓGICA COMBINACIONAL (I): FUNCIONES ARITMÉTICO- LÓGICAS (Tema 5 del libro) 1.
Arquitectura de Computadoras Decodificadores
8. Diseño del Procesador Fundamentos de los Computadores
ALMACENAMIENTO DE DATOS
ALMACENAMIENTO DE DATOS
ARQUITECTURA DE HARD WARE COMPONENTES EN BLOQUES DEL PROCESADOR
Compuertas Lógicas
MATEMÁTICA DISCRETA Y LÓGICA 1
Creando un solo datapath
EXPRESIONES Una expresión es una forma especial de asignación.
Unidad 3. Introducción a la programación
JAVIER ANDRES MARTÀ MARTINEZ CODIGO 37772
PICOBLAZE RESUMEN.
TECNOLOGÍA DE EQUIPOS INFORMÁTICOS
8. Diseño del Procesador Fundamentos de los Computadores
ARQUITECTURA DEL COMPUTADOR Ing. Diana E. López.
PICOBLAZE RESUMEN.
Tema 1 Fundamentos de Computación
Eduardo Cruz Pérez.
Complejidad algorítmica
El procesador Datapath y control.
5.Análisis y diseño desistemas secuenciales (III) Fundamentos de los Computadores Grado en Ingeniería Informática.
AGENDA DE LA SESION Exposición de Equipo Tema: Cifradores por Sustitución Monográmica Polialfabeto - Cifrado de Vernam Resolución de Ejercicios CRIPTOGRAFIA.
Transcripción de la presentación:

Titulación: Grado en Ingeniería de Computadores Asignatura: Tecnología de Computadores Bloque 2: Sistemas combinacionales Tema 6: Módulos combinacionales básicos (ampliación) Luis Rincón Córcoles

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO Ejemplo de diseño: ALU con dos entradas de datos de 4 bits, que realiza las siguientes operaciones en función de una entrada de control de 2 bits: Vamos a estudiar otras dos alternativas para el diseño de esta ALU: Versión 2: diseño por separado de la parte lógica y de la parte aritmética. Versión 3: diseño de una celda básica completa para datos de un bit y su posterior replicación (red iterativa).

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2 Fijándonos en la tabla de verdad, vemos que: Si OP1=0, se realizan operaciones aritméticas. OP0=0 implica suma, OP0=1 implica resta. Si OP1=1, se realizan operaciones lógicas. OP0=0 implica AND, OP0=1 implica OR Así, la ALU constará de dos módulos diferenciados: aritmético y lógico. Las salidas de ambos módulos van a un conjunto de 4 multiplexores de 2 a 1 controlado por OP1.

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2 El módulo aritmético es un sumador / restador:

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2 El módulo lógico se puede estructurar en varias unidades lógicas de bit, todas ellas iguales: Cada unidad lógica de bit consta de dos puertas lógicas y un multiplexor 2:1 :

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO COMPLETO 2

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 3 También se puede construir la unidad aritmético lógica como una red iterativa de módulos individuales iguales o similares, cada uno de los cuales trabaja con un bit de cada operando: El módulo de la pareja de bits de mayor peso es especial para poder generar el acarreo de salida correctamente.

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 3 Cada módulo de 1 bit combina las operaciones aritméticas y lógicas: El módulo de la pareja de bits de mayor peso es especial para poder generar el acarreo de salida correctamente. En el módulo i=0, el acarreo de entrada es la señal OP0. En los demás, el acarreo de entrada es el de salida del sumador anterior.

UNIDAD ARITMÉTICO LÓGICA: EJEMPLO COMPLETO 3