Desarrollo de soft IP cores para el control de dispositivos de E/S Ingeniería Electrónica Proyectos 2002 Desarrollo de soft IP cores para el control de dispositivos de E/S Francisco Javier Pérez Gómez
Objetivo IP Cores Lógica programable (FPGA) VHDL
Etapas del diseño Validación funcional (simulación) Síntesis Implementación
Señales de vídeo (I) Colores RGB Barridos
Señales de vídeo (II) Compresión Sensibilidad ojo humano Separación luminancia y color (CSC) Reducción ancho de banda Modulación (Video compuesto) Efecto parpadeo Barrido entrelazado
Conversión espacio de color Señales de vídeo (III) Conversión espacio de color Video compuesto
Señales de vídeo (IV) Barrido entrelazado Barrido progresivo
Placa de prototipado
Diseño (I) Diagrama de bloques
Diseño (II) Descripción RT + controlador
Diseño (III) Diagrama estados controlador
Integración video - PC