2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)

Slides:



Advertisements
Presentaciones similares
Aplicación de autómatas: Analizador léxico 2.
Advertisements

Conversión de autómata finito con transiciones-ε a autómata finito determinista Estados q3q3 q2q2 q0q0 q1q1 q4q4 a b c c c.
Filtros de Capacidades Conmutadas
Tema 7: Análisis y diseño con registros
BLOQUES SSI Y MSI.
2 Curso de Ingenieros de Telecomunicación Soluciones al examen 20 de Junio Con la llegada definitiva de la nueva moneda, el euro, se hace preciso.
Problema: En una determinada planta industrial de fabricación de perfiles de acero, se desea implantar un sistema de control, para determinar si la longitud.
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
Autómatas Finitos.
CONTADORES Y REGISTROS
Conversión de autómata finito con transiciones-ε y no determinista a autómata finito determinista Estados Entradas a b c q0q0 q1q1 q2q2 q3q3 q4q4 ab b.
Conversión de autómata finito no determinista a autómata finito determinista Estados a q1q1 q2q2 q3q3 q4q4 a c c c b b.
Sistemas Digitales Tema 3.
Mayo de 2013 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Diseño de Sistemas.
Reloj Digital Diseño de un Reloj Horario Digital
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma.
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
SISTEMA DIÉDRICO El punto.
+q A La partícula de carga +q se coloca en reposo en el punto A. Es correcto afirmar que la partícula: a. Ganará energía cinética b. Se moverá en linea.
Semana 1 Potencial eléctrico
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
INTEGRANTES: CABRERA BYRON GUAMAN PABLO NIOLA XAVIER MOLINA JORGE
CURSO: UNIDAD 4: LENGUAJES HDL
Flip-Flop RS.
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
EXAMEN CORTO SOBRE FLIP-FLOPS
Circuito divisor de Frecuencia x 2
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
SISTEMAS DIGITALES SECUENCIALES
EXAMEN CORTO SOBRE FLIP-FLOPS
El Contador Binario.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Ascendente/Descendente
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica de Tres Estados (TRI-STATE)
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
Maestría en Ingeniería Electrónica
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Organización del Computador 1
Diseño lógico secuencial con VHDL
Sistemas Secuenciales Electrónica Digital
ARQUITECTURA DE COMPUTADORES
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
CIRCUITOS NO COMBINACIONALES
MULTIVIBRADORES Oscar Ignacio Botero H..
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Biestables Tema 8.
Diseño de Sistemas Secuenciales Síncronos
Máquinas de estado con VHDL
Circuitos secuenciales 2
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
FLIP - FLOPS.
CIRCUITOS DIGITALES II
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)

2 Curso de Ingenieros de Telecomunicación L1 2 Contadores QQQQ QQQQ QQQQ QQQQ Contador hexadecimal: cuenta de 0 a 15 (ascendente) o de 15 a cero (descendente) Q0 Q1 Q2 Q3 R HEX

2 Curso de Ingenieros de Telecomunicación L1 3 Q3 Q2 Q1 Q0 CLK Descendente Q3 Q2 Q1 Q0 CLK Ascendente

2 Curso de Ingenieros de Telecomunicación L1 4 Contador BCD QQQQ QQQQ QQQQ QQQQ RRRR Al llegar a 10, se resetea. La cuenta va de 0 a 9. Q0 Q1 Q2 Q3 R BCD

2 Curso de Ingenieros de Telecomunicación L1 5 Cuestión pagina 16 febrero 2003 Indique la evolución de la salida A de forma razonada; considere componentes ideales y Vin+=2,5 y Vin- = 1.7. Alimentación: 5 Voltios (1,5 puntos) Con estas soluciones, suele ser suficiente

2 Curso de Ingenieros de Telecomunicación L1 6 Necesitamos que los cambios en la señal de reloj se produzcan en todos los biestables a la vez: contadores síncronos Existen otros problemas: Retardos en la cadena de biestables ………

2 Curso de Ingenieros de Telecomunicación L1 7 Podemos conseguir contadores que evolucionen entre dos valores, si además de actuar sobre la entrada de RESET, actuamos sobre la entrada de SET de los biestables. También es posible actuar sobre las entradas de RESET y de SET de forma independiente HEX Q0 Q1 Q2 Q3 Circuito combinacional R1 S1 … R3 S3

2 Curso de Ingenieros de Telecomunicación L1 8 Biestable JK J CLK K QQQQ R S Es como el biestable RS, pero en síncrono. Las entradas sólo se leen en los flancos activos de la señal de reloj. Además si la entradas son J=1 y K=1, se comporta como un biestable T Se utiliza en la implementación de contadores síncronos

2 Curso de Ingenieros de Telecomunicación L1 9 TEMPORIZADORES