La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz Ponentes: Andrés Espinoza C.I:19039844 Eduardo Pastrano C.I:18666338.

Presentaciones similares


Presentación del tema: "Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz Ponentes: Andrés Espinoza C.I:19039844 Eduardo Pastrano C.I:18666338."— Transcripción de la presentación:

1 Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz Ponentes: Andrés Espinoza C.I: Eduardo Pastrano C.I:

2 Control de Enlace de Datos Comprobación Redundancia Cíclica Control de Errores Otros Métodos de Detección de Errores

3 La comprobación de redundancia cíclica (CRC) es un tipo de función que recibe un flujo de datos de cualquier longitud como entrada y devuelve un valor de longitud fija como salida. Es util para identificar errores ocasionados por el ruido

4 Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobación de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algún número predeterminado. Mensaje de k bitsFCS de n bits Trama Resultante

5 Al Recibirlo, el receptor entonces dividirá la trama recibida por ese número y, si no hay resto en la división, se supone que no ha habido errores. Resto = 0 ¡No hay Error !

6 Características: son particularmente efectivas para detectar errores ocasionados por ruido en los canales de transmisión Pueden ser usadas como suma de verificación para detectar la alteración de datos durante su transmisión o almacenamiento

7 Aplicaciones Patrón de prefijos de bits para chequear su autenticidad Orden de los Bits

8

9 El control de errores hace referencia a los mecanismos necesarios para la detección y la corrección de errores que aparecen en la transmisión de tramas.

10 Detección de errores Detección de errores Detección de errores Detección de errores Detección de errores Detección de errores Confirmaciones positivas Confirmaciones positivas Confirmaciones positivas Confirmaciones positivas Confirmaciones positivas Confirmaciones positivas Retransmisión después de la expiración Retransmisión después de la expiración Retransmisión después de la expiración de un intervalo de tiempo de un intervalo de tiempo Retransmisión después de la expiración Retransmisión después de la expiración Retransmisión después de la expiración de un intervalo de tiempo de un intervalo de tiempo Confirmación negativa y retransmisión Confirmación negativa y retransmisión

11 Ejemplo: (Parada y espera)

12 Ejemplo: (Envío y rechazo simple)

13 Tipos de Errores potenciales: se da cuando una trama enviada no llega al destino.se da cuando una trama enviada no llega al destino. Trama Perdida: ocurre cuando llega una trama, pero con algunos bits erróneos (modificados durante la transmisión).ocurre cuando llega una trama, pero con algunos bits erróneos (modificados durante la transmisión). Trama dañada:

14

15 Chequeo de paridad vertical ò VRC Chequeo de paridad longitudinal ò LRC Chequeo de paridad Bidimensional (VRC/VLC)

16 Consiste en agregar un octavo BIT al código de cada carácter que Se desea transmitir y calcular dicho BIT en función de la paridad Deseada, ya sea par o impar. VRC

17 LRC A cada carácter se le determina su BIT de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y m filas.

18 El bloque de chequeo de carácter BCC (Block Check Character), se determina BIT a BIT entre todos los caracteres, fila a fila hasta completar la tabla.P7P6P5P4P3P2P1P0P7P6P5P4P3P2P1P0 P7P6P5P4P3P2P1P0 P7P6P5P4P3P2P1P0 P7P6P5P4P3P2P1P0 P7P6P5P4P3P2P1P0 BCCPB6…B0PB6…B0 PB6…B0 PB6…B0 PB6…B0 PB6…B0 Bloque N PB6…B0PB6…B0 PB6…B0 PB6…B0 PB6…B0 PB6…B0 Bloque 1 Datos

19 Este esquema se obtiene de la combinación de los métodos VRC y LRC. Chequeo de paridad Bidimensional

20 Ejemplo: LRC (Par) HOLABits00101B B B B B B B VRC (Par)

21 Ejemplo: si se recibiera con un error LRC (Par) HOLABits00101B B B B B B B VRC (Par)

22


Descargar ppt "Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz Ponentes: Andrés Espinoza C.I:19039844 Eduardo Pastrano C.I:18666338."

Presentaciones similares


Anuncios Google