Circuitos digitales secuenciales I: Resumen del contenido

Presentación del tema: "Circuitos digitales secuenciales I: Resumen del contenido"— Transcripción de la presentación:

1 Circuitos digitales secuenciales I: Resumen del contenido
Estructura de un sistema digital Latch R/S (The R/S Latch) Estados ilegales y condiciones de carrera Latchs comandados por reloj (Clocked Latches) FF Maestro –Esclavo (Master-Slave Flip-Flops) The One’s-Catching Problem FF tipo D (The D Flip-Flop) Condiciones de establecimiento y mantenimiento (Setup and Hold Constraints) Concepto de máquinas de estado finito

2 Estructura de un sistema digital (síncrono) general
Salidas Salidas combinacionales de memoria Circuito combinacional Elementos de memoria Entradas externas Señal del reloj (Clk)

3 Símbolo general de un FF (asíncrono)
Q salida normal Entradas salida invertida Estados de salida: Q= 1, Q= estado SET (establecer) Q= 0, Q= estado RESET (restablecer) Nota: Muchos FF tienen una entrada SET y/o una entrada CLEAR o RESET

4 Elemento básico de memoria con inversores
Si Load= “1” => interruptor cerrado Load Q Data Cuando Load = “1” (load = “0”) => Q = Data Load = “0” => Q = Valor anterior

5 Latch R/S con compuertas NANDs
Estructura de un Latch construido con puertas NAND dos condiciones o estados posibles Por lo general las entradas SET y RESET permanecen en alto (estado hold)

6 Funcionamiento de un Latch R/S
Operación de SET ( estableciendo el Latch) Operación de reset ( restableciendo el Latch) Nota: no se puede establecer y restablecer el latch simultáneamente – es una operación inválida

7 Resumen: Latch R/S con compuertas NANDs
R=1, S=0 => Q=1 R=0, S=1 => Q=0 R=1, S=1 => Q no cambia (hold) R=0, S = 0 => Invalido SET Condición de carrera sucede cuando la condición “HOLD” sigue a un estado ilegal La salida oscila entre 0 y 1 En la práctica se establece un estado impredecible (01 o 10; no se puede decir cual) RESET

8 Latch R/S con compuertas NOR (es similar al latch con puertas NAND pero con las salidas invertidas)
R=1, S=0 => Q=0 (reset) R=0, S=1 => Q=1 (set) R=0, S=0 => Q no cambia (hold) R=1, S = 1 => Q Invalido Condición de carrera sucede cuando la condición “HOLD” sigue a un estado ilegal La salida oscila entre 0 y 1 En la práctica se establece un estado impredecible (01 o 10; no se puede decir cual) prohibido prohibido

9 Ejercicio diagrama de estados de un Latch R/S con compuertas NOR
Es otra forma de representar el comportamiento del latch usando un diagrama de estados: Círculos o nodos representan el estado (valor de Q y Q´) Arcos representan las transiciones (se muestran las entradas explícitamente)

10 Ejemplo 5-2 Un latch se podría usar como un sistema antirebote
Cuando se usan interruptores mecánicos se produce el fenómeno del “rebote de contacto” Un latch se podría usar como un sistema antirebote

11 Ejercicio explicar el funcionamiento de los siguientes circuitos
Asuma que el transistor mostrado (fototransistor) actúa como un interruptor: conduce cuando hay luz (se cierra) y cuando se interrumpe la luz el fototransistor se apaga (queda abierto). Analice el circuito siguiente. Realice el dibujo de la señal XA y XB para el caso que el interruptor está A y pasa a B.

12 Pulsos digitales: Definiciones de tiempo de subida tr, tiempo de bajada tf, Ancho del pulso tw
Ejercicio:

13 Flip-Flops sincronizados por Reloj: existe una señal de entrada denominada clk que se usa para controlar la activación del FF (activos por flanco de subida y activos por flancos de bajada) Características de una señal de reloj periodo

14 Flip-Flops sincronizados por Reloj: se requiere que las entradas estén estables antes (estabilización) del flanco del reloj y después (tiempo de retención) Requerimiento en las señales de entrada y de reloj:ts (tsetup ) y th (t hold) periodo

15 FF sincronizado por reloj en SR (con puertas nands)

16 FF sincronizado por reloj en SR (con flanco de bajada)

17 Implementación a nivel de puertas de un FF sincronizado por reloj en SR
Detector de flancos

18 FF sincronizado por reloj en JK

19 FF sincronizado por reloj en JK que se dispara solo con el flanco de bajada (transición de pendiente negativa en el reloj)

20 Implementación de un FF sincronizado por reloj en JK (versión simplificada)
Esta realimentación proporciona la capacidad del FF de conmutar con la entrada j=1 Y K =1 Detecta el flanco de subida del reloj

21 FF sincronizado por reloj tipo D (activo con flanco de subida del reloj)

22 Implementación de FF sincronizado por reloj tipo D (activo con el flanco de subida del reloj)
Se implementa con un flip-flop tipo JK invirtiendo la entrada D y conectándola en K Ejercicio: Verificar que este circuito realmente implementa un FF tipo D.

23 Latch tipo D (latch transparente) o activado por nivel
Esta latch es transparente( pasa el valor que esta en D) cuando la señal EN es alta Entradas salida Qo es el valor anterior (no cambia) Símbolo

24 Ejemplo: Dado un latch D, donde se muestra la señal “EN” y D, determine la señal Q

25 FF con entradas Asíncronas
Hasta ahora los FF sincronizados con la señal de Reloj han tenido señales de entradas de control: S, R, J, K y D o entradas síncronas ( solo se evalúan en la flanco del reloj - están sincronizadas con la señal de Reloj). Los FF pueden tener entradas ASINCRONAS que operan de manera independiente a las entradas síncronas y al reloj. Las entradas ASINCRONAS son entradas PREDOMINANTES sobre las entradas síncronas y el reloj. Se utilizan para establecer un estado determinado en el FF en cualquier momento. Por ejemplo la entrada de “RESET” puede usarse para establecer el estado “0” en Q en cualquier momento sin importar las condiciones en las otras entradas” Las entradas asíncronas pueden ser activas “ALTAS” o “BAJAS”. Las señales activas bajas se identifican con una “burbuja” (negación) en la entrada.

26 FF sincronizado por reloj en JK con entradas Asíncronas activas bajas: PRESET´ y CLEAR´

27 Ejemplo de FF sincronizado por reloj con entradas asíncronas

28 Ejemplo de FF tipo D activado por reloj implementado con dos Latch tipo D.
Un FF (o biestable) tipo D disparado por transición ascendente se puede construir usando dos latches tipo D y un inversor

29 Ejemplo de FF tipo RS (Mestro esclavo) activado por reloj implementado con dos Latch tipo SR (FF RS maestro – Esclavo).

30 Ejemplo de FF tipo JK activado por reloj implementado con dos Latch tipo SR ( FF JK maestro – Esclavo). Realimentaciones usadas para implementar ls conmuntación del FF en el caso de las entradas son J=1 y K=1 (“togle”).

31 FF tipo T ( Báscula o Togle)
Ecuación característica:

32 Ejercicio (investigación)
- Establecer las funciones características de los FF JK, S-R, D. - Cómo sería la técnica para construir un FF de un tipo a partir de otro. Ejemplo un Flip-Flop D a partir de un J-K

33 Fuentes de corrimiento (Skew) y variación (Jitter) del Reloj en un circuito real
power supply 4 3 interconnect 6 capacitive load clock generation 1 7 capacitive coupling PLL 2 clock drivers Clock 5 temperature Skew manufacturing device variations in clock drivers interconnect variations environmental variations (power supply and temperature) Jitter clock generation capacitive loading and coupling environmental variations (power supply and temperature)

34 Restricciones de tiempos

35 Ejercicio CS CS: Clock skew

36 Dibujar Q de acuerdo con las
Ejercicio Dibujar Q de acuerdo con las variaciones en clk y D mostradas…