[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.

Presentación del tema: "[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia."— Transcripción de la presentación:

1 [ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación IIC 2342 Semestre 2006-2 Domingo Mery D.Mery 1 Arquitectura de Computadores

2 Präsentat ion D.Mery 2 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

3 Präsentat ion D.Mery 3 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

4 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 4 Arquitectura de Computadores Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos. George Boole 1815-1864

5 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 5 Arquitectura de Computadores Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores: AND (y) OR (o) NOT (no) George Boole 1815-1864

6 010101010100101010101010101010010101010110010101 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 6 Arquitectura de Computadores Las variables Booleanas sólo toman los valores binarios: 1 ó 0. Una variable Booleana representa un bit que quiere decir: Binary digIT

7 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 7 Arquitectura de Computadores xyx+y 000 011 101 111 Operación OR:

8 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 8 Arquitectura de Computadores xyx+y 000 011 101 111 Operación OR: Si una de las entradas es 1, entonces la salida es 1

9 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 9 Arquitectura de Computadores Compuerta OR: x y x + y

10 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 10 Arquitectura de Computadores xyx y 000 010 100 111 Operación AND:

11 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 11 Arquitectura de Computadores xyx y 000 010 100 111 Operación AND: Si una de las entradas es 0, entonces la salida es 0

12 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 12 Arquitectura de Computadores Compuerta AND: x y x y

13 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 13 Arquitectura de Computadores Operación NOT: xx 01 10

14 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 14 Arquitectura de Computadores Operación NOT: xx 01 10 La salida es la negación de la entrada

15 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 15 Arquitectura de Computadores Compuerta NOT: x x

16 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 16 Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones.

17 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 17 Arquitectura de Computadores Ejercicio: Encontrar w = x y + y z para todas las combinaciones. xyzxyyzw 000000 001000 010000 011011 100101 101101 110000 111011

18 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 18 Arquitectura de Computadores Postulados de Identidad: 0 + x = ? 1 × x = ?

19 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 19 Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = ?

20 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 20 Arquitectura de Computadores Postulados de Identidad: 0 + x = x 1 × x = x

21 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 21 Arquitectura de Computadores Propiedad conmutativa: x + y = ? x y = ?

22 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 22 Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = ?

23 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 23 Arquitectura de Computadores Propiedad conmutativa: x + y = y + x x y = y x

24 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 24 Arquitectura de Computadores Axiomas de complemento: x x = ? x + x = ?

25 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 25 Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = ?

26 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 26 Arquitectura de Computadores Axiomas de complemento: x x = 0 x + x = 1

27 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 27 Arquitectura de Computadores Teorema de idempotencia: x x = ? x + x = ?

28 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 28 Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = ?

29 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 29 Arquitectura de Computadores Teorema de idempotencia: x x = x x + x = x

30 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 30 Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = ? x + 1 = ?

31 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 31 Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = ?

32 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 32 Arquitectura de Computadores Teorema de elementos dominantes: x × 0 = 0 x + 1 = 1

33 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 33 Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = ? x + ( y z ) = ?

34 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 34 Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ?

35 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 35 Arquitectura de Computadores Propiedad distributiva: x ( y + z ) = x y + x z x + ( y z ) = ( x + y ) ( x + z )

36 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 36 Arquitectura de Computadores Ley involutiva: ( x ) = ?

37 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 37 Arquitectura de Computadores Ley involutiva: ( x ) = x

38 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 38 Arquitectura de Computadores Teorema de absorción: x + x y = ? x ( x + y ) = ?

39 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 39 Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = ?

40 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 40 Arquitectura de Computadores Teorema de absorción: x + x y = x x ( x + y ) = x

41 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 41 Arquitectura de Computadores Teorema del consenso: x + x y = ? x ( x + y ) = ?

42 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 42 Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = ?

43 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 43 Arquitectura de Computadores Teorema del consenso: x + x y = x + y x ( x + y ) = x y

44 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 44 Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ? x ( y z ) = ?

45 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 45 Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ?

46 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 46 Arquitectura de Computadores Teorema asociativo: x + ( y + z ) = ( x + y ) + z x ( y z ) = ( x y) z

47 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 47 Arquitectura de Computadores Leyes de Morgan: ( x + y ) = ? ( x y ) = ?

48 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 48 Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = ?

49 [ Sistemas Digitales ] Präsentat ion Álgebra Booleana D.Mery 49 Arquitectura de Computadores Leyes de Morgan: ( x + y ) = x y ( x y ) = x + y

50 Präsentat ion D.Mery 50 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

51 010101010100101010101010101010010101010110010101 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 51 Arquitectura de Computadores Un circuito combinacional es aquel cuya salida depende sólo de las entradas. Es decir: No depende de la salida No depende del tiempo

52 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 52 Arquitectura de Computadores Compuerta AND: x y x y xy 000 010 100 111 TABLA DE VERDAD

53 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 53 Arquitectura de Computadores Compuerta NAND: x y x y xy 001 011 101 110 TABLA DE VERDAD

54 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 54 Arquitectura de Computadores Compuerta OR: x y x + y xyx+yx+y 000 011 101 111 TABLA DE VERDAD

55 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 55 Arquitectura de Computadores Compuerta NOR: x y x + y TABLA DE VERDAD xyx+yx+y 001 010 100 110

56 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 56 Arquitectura de Computadores Compuerta XOR (OR exclusivo): x y x + y xyx+yx+y 000 011 101 110 TABLA DE VERDAD

57 [ Sistemas Digitales ] Präsentat ion Circuitos combinacionales D.Mery 57 Arquitectura de Computadores Compuerta XNOR (NOR exclusivo): x y x + y xyx+yx+y 001 010 100 111 TABLA DE VERDAD

58 [ Sistemas Digitales ] Präsentat ion D.Mery 58 Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z. Circuitos combinacionales

59 [ Sistemas Digitales ] Präsentat ion D.Mery 59 Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z. Circuitos combinacionales xyzxyz w

60 [ Sistemas Digitales ] Präsentat ion D.Mery 60 Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y Circuitos combinacionales x y x + y = x y

61 [ Sistemas Digitales ] Präsentat ion D.Mery 61 Arquitectura de Computadores Primera Ley de Morgan: ( x + y ) = x y = x y Circuitos combinacionales x y x y

62 [ Sistemas Digitales ] Präsentat ion D.Mery 62 Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y Circuitos combinacionales x y x y = x + y

63 [ Sistemas Digitales ] Präsentat ion D.Mery 63 Arquitectura de Computadores Segunda Ley de Morgan: ( x y ) = x + y = x + y Circuitos combinacionales x + y x y

64 [ Sistemas Digitales ] Präsentat ion D.Mery 64 Arquitectura de Computadores Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas. Circuitos combinacionales

65 [ Sistemas Digitales ] Präsentat ion D.Mery 65 Arquitectura de Computadores Circuitos combinacionales xyzxyz w Ejercicio: Diseñe el circuito combinacional que realice la función w = x y + y z usando sólo compurtas NAND de dos entradas.

66 [ Sistemas Digitales ] Präsentat ion D.Mery 66 Arquitectura de Computadores Circuitos combinacionales

67 [ Sistemas Digitales ] Präsentat ion D.Mery 67 Arquitectura de Computadores Circuitos combinacionales xyzxyz w

68 [ Sistemas Digitales ] Präsentat ion D.Mery 68 Arquitectura de Computadores Circuitos combinacionales MAPAS DE KARNOUGH: Para dos variables Para tres variables Para cuatro variables (temas vistos en la pizarra)

69 [ Sistemas Digitales ] Präsentat ion D.Mery 69 Arquitectura de Computadores Circuitos combinacionales Ejemplo: Display de 7 segementos.¿Cómo se despliega un número binario en un display de 7 segmentos? ? 01110111

70 [ Sistemas Digitales ] Präsentat ion D.Mery 70 Arquitectura de Computadores Circuitos combinacionales Ejemplo: Display de 7 segementos.¿Cómo se despliega un número binario en un display de 7 segmentos?

71 [ Sistemas Digitales ] Präsentat ion D.Mery 71 Arquitectura de Computadores Circuitos combinacionales abcdefg 00000001 11001111 20010010 30000110 41001100 50100100 60100000 70001111 80000000 90001100 A0001000 b1100000 C0110001 d1000010 E0110000 F0111000

72 [ Sistemas Digitales ] Präsentat ion D.Mery 72 Arquitectura de Computadores Circuitos combinacionales En un display de 6 dígitos, cuántos cables de entrada se necesitan para desplagar un número?

73 [ Sistemas Digitales ] Präsentat ion D.Mery 73 Arquitectura de Computadores Circuitos combinacionales

74 [ Sistemas Digitales ] Präsentat ion D.Mery 74 Arquitectura de Computadores Circuitos combinacionales

75 [ Sistemas Digitales ] Präsentat ion D.Mery 75 Arquitectura de Computadores Circuitos combinacionales

76 [ Sistemas Digitales ] Präsentat ion D.Mery 76 Arquitectura de Computadores Circuitos combinacionales

77 [ Sistemas Digitales ] Präsentat ion D.Mery 77 Arquitectura de Computadores Circuitos combinacionales

78 [ Sistemas Digitales ] Präsentat ion D.Mery 78 Arquitectura de Computadores Circuitos combinacionales

79 Präsentat ion D.Mery 79 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

80 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 80 Arquitectura de Computadores ADICIÓN BINARIA: dec Regla 1:0+0=0 Regla 2:0+1=1 Regla 3:1+0=1 Regla 4:1+1=2

81 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 81 Arquitectura de Computadores ADICIÓN BINARIA: dec bin Regla 1:0+0=00 0 Regla 2:0+1=10 1 Regla 3:1+0=10 1 Regla 4:1+1=21 0

82 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 82 Arquitectura de Computadores ADICIÓN BINARIA: A + B dec bin Regla 1:0+0=00 0 Regla 2:0+1=10 1 Regla 3:1+0=10 1 Regla 4:1+1=21 0 suma acarreo

83 [ Sistemas Digitales ] Präsentat ion D.Mery 83 Arquitectura de Computadores Suma de dos bits: AB sumaacarreo 0000 0110 1010 1101 Circuitos aritméticos ¿Cómo sería el circuito combinacional de suma y acarreo?

84 [ Sistemas Digitales ] Präsentat ion D.Mery 84 Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma acarreo

85 [ Sistemas Digitales ] Präsentat ion D.Mery 85 Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B suma (  ) acarreo (As) half adder

86 [ Sistemas Digitales ] Präsentat ion D.Mery 86 Arquitectura de Computadores Suma de dos bits: Circuitos aritméticos A B  As Half Adder

87 [ Sistemas Digitales ] Präsentat ion D.Mery 87 Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 + 1 1 ___________________

88 [ Sistemas Digitales ] Präsentat ion D.Mery 88 Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 + 1 1 ___________________ 0

89 [ Sistemas Digitales ] Präsentat ion D.Mery 89 Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej:1 1 + 1 1 ___________________ 1 0

90 [ Sistemas Digitales ] Präsentat ion D.Mery 90 Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej:1 1 + 1 1 ___________________ 1 1 0

91 [ Sistemas Digitales ] Präsentat ion D.Mery 91 Arquitectura de Computadores Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej:1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Full Adder A B Ae  As

92 [ Sistemas Digitales ] Präsentat ion D.Mery 92 Arquitectura de Computadores Circuitos aritméticos Half Adder A B Ae  As Full Adder Half Adder  As  A B

93 [ Sistemas Digitales ] Präsentat ion D.Mery 93 Arquitectura de Computadores Suma de dos bits con acarreo: Circuitos aritméticos Ae B  As Full Adder A

94 [ Sistemas Digitales ] Präsentat ion D.Mery 94 Arquitectura de Computadores Circuitos aritméticos Ejercicio:diseñar un sumador de cuatro bits usando half y/o full adders. Ae B  As Full Adder A A B  As Half Adder A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1

95 [ Sistemas Digitales ] Präsentat ion D.Mery 95 Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 A1A1 B1B1  As HA  As FA  As FA Ae  As FA Ae A2A2 B2B2 A3A3 B3B3 A4A4 B4B4 C1C1 C2C2 C3C3 C4C4 C5C5 sumador de cuatro bits

96 [ Sistemas Digitales ] Präsentat ion D.Mery 96 Arquitectura de Computadores Circuitos aritméticos A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 + C 5 C 4 C 3 C 2 C 1 sumador de cuatro bits Especificaciones técnicas

97 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 97 Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 11010100 + 1 11010101 Complemento a 2

98 [ Sistemas Digitales ] Präsentat ion D.Mery 98 Arquitectura de Computadores Circuitos aritméticos Ejercicio:diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.

99 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 99 Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’.

100 [ Sistemas Digitales ] Präsentat ion Circuitos aritméticos D.Mery 100 Arquitectura de Computadores SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57:0011 1001 (A) 34:0010 0010 (B) not11011101not(B) +111011110B’ 100010111A+B’ => 0001 0111 = 23dec

101 Präsentat ion D.Mery 101 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

102 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 102 Arquitectura de Computadores Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo.

103 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 103 Arquitectura de Computadores Flip-flop RS S Q Q R SRQ 00? 01? 10? 11?

104 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 104 Arquitectura de Computadores Flip-flop RS S Q Q R SRQ 001 011 100 11Q

105 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 105 Arquitectura de Computadores Flip-flop RS S Q Q R SRQQ 0011 0110 1001 11QQ

106 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 106 Arquitectura de Computadores Flip-flop RS S Q Q R SRQQ 0011 0110 1001 11QQ FF set reset

107 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 107 Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 SRQ 001 011 100 11Q S Q Q R FF S Q R Ejercicio:Encontrar Q para las señales R, S dadas t

108 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 108 Arquitectura de Computadores 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 0 0 1 SRQ 001 011 100 11Q S Q Q R FF S Q R Ejercicio:Encontrar Q para las señales R, S dadas t

109 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 109 Arquitectura de Computadores Flip-flop RS síncrono S Q Q R CK SRQ 00Q 010 101 111

110 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 110 Arquitectura de Computadores Flip-flop RS síncrono CK SRQ 00Q 010 101 111 S Q Q R FF set reset clock

111 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 111 Arquitectura de Computadores S Q R Ejercicio:Encontrar Q para las señales R, S dadas usando FF RS síncrono t CKSRQ 00Q 010 101 111 S Q Q R FF CK

112 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 112 Arquitectura de Computadores S Q R Ejercicio:Encontrar Q para las señales R, S dadas usando FF RS síncrono t CKSRQ 00Q 010 101 111 S Q Q R FF CK

113 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 113 Arquitectura de Computadores Flip-flop D CK S Q Q R FF data clock D CKDQ 00 11 Sin clock la salida no cambia

114 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 114 Arquitectura de Computadores Flip-flop D CK D Q Q data clock PR CLR PRCLRCKDQ 01XX1 10XX0 11  11 11  00 110XQ Especificaciones técnicas

115 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 115 Arquitectura de Computadores Flip-flop JK CK J Q Q K data clock CKJKQ  00Q  010  101  11Q 0XXQ Especificaciones técnicas

116 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 116 Arquitectura de Computadores Contador de 4 bits basado en Flip-Flop JK CK J Q K 1 1 J Q K 1 1 J Q K 1 1 J Q K 1 1 LSB MSB

117 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 117 Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D CK D Q data CK D Q D Q D Q

118 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 118 Arquitectura de Computadores Registro de corrimiento basado en Flip-Flops D (shift register) CK D Q data CK D Q D Q D Q

119 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 119 Arquitectura de Computadores Diseño de un circuito secuencial Ejemplo:diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.

120 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 120 Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 0111 10 Ejemplo:diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11 a partir de una señal de control x, que cada vez que esté en 1 y venga una señal de clock cambie de estado.

121 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 121 Arquitectura de Computadores Diseño de un circuito secuencial Diagrama de estado 00 0111 10 x = 1 x = 0 x : señal de control

122 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 122 Arquitectura de Computadores Diagrama de estado 00 0111 10 x = 1 x = 0 x : señal de reloj ABxAB 000?? 001?? 010?? 011?? 100?? 101?? 110?? 111?? t t +1 control Como el contador tiene dos bits, se usarán dos flip-flops (A y B), uno para cada bit. AB

123 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 123 Arquitectura de Computadores Diagrama de estado 00 0111 10 x = 1 x = 0 x : señal de reloj ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 control Tabla de estado

124 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 124 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 CKJKQ 00Q 010 101 11Q J Q Q K FF JAJA KAKA ?? ?? ?? ?? ?? ?? ?? ?? Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1? control

125 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 125 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 CKJKQ 00Q 010 101 11Q J Q Q K FF JAJA KAKA 0X 0X 0X 1X X0 X0 X0 X1 control Tabla de excitación

126 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 126 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 JAJA KAKA 0X 0X 0X 1X X0 X0 X0 X1 A B x JAJA Mapas de Karnough A B x KAKA

127 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 127 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 JAJA KAKA 0X 0X 0X 1X X0 X0 X0 X1 XXXX 0100 A B x JAJA Mapas de Karnough 0100 XXXX A B x KAKA

128 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 128 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 JAJA KAKA 0X 0X 0X 1X X0 X0 X0 X1 XXXX 0100 A B x JAJA Mapas de Karnough 0100 XXXX A B x KAKA J A = Bx K A = Bx

129 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 129 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 CKJKQ 00Q 010 101 11Q J Q Q K FF JBJB KBKB ?? ?? ?? ?? ?? ?? ?? ?? Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? control

130 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 130 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 CKJKQ 00Q 010 101 11Q J Q Q K FF Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1? JBJB KBKB 0X 1X X0 X1 0X 1X X0 X1 control

131 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 131 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 A B x JBJB Mapas de Karnough A B x KBKB JBJB KBKB 0X 1X X0 X1 0X 1X X0 X1

132 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 132 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 XX10 XX10 A B x JBJB Mapas de Karnough 01XX 01XX A B x KBKB JBJB KBKB 0X 1X X0 X1 0X 1X X0 X1

133 [ Sistemas Digitales ] Präsentat ion Circuitos sincrónicos D.Mery 133 Arquitectura de Computadores ABxAB 00000 00101 01001 01110 10010 10111 11011 11100 t t +1 XX10 XX10 A B x JBJB Mapas de Karnough 01XX 01XX A B x KBKB J B = x K B = x JBJB KBKB 0X 1X X0 X1 0X 1X X0 X1

134 [ Sistemas Digitales ] Circuitos sincrónicos D.Mery 134 Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK JAJA Q Q KAKA FFA CK JBJB Q Q KBKB FFB A B

135 [ Sistemas Digitales ] Circuitos sincrónicos D.Mery 135 Arquitectura de Computadores J B = x K B = x J A = Bx K A = Bx CK JAJA Q Q KAKA FFA CK JBJB Q Q KBKB FFB A B x clock

136 [ Sistemas Digitales ] Circuitos sincrónicos D.Mery 136 Arquitectura de Computadores Consideraciones de diseño: 1.Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro. 2.El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados. 3.Se realiza la tabla de estados y la tabla de excitación para cada flip-flop. 4.Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough. 5.Se implementa el circuito secuencial.

137 Präsentat ion D.Mery 137 Arquitectura de Computadores [ Índice ]  2.1. Álgebra Booleana  2.2 Circuitos combinacionales  2.3. Circuitos aritméticos  2.4. Circuitos sincrónicos  2.5. Memorias

138 [ Sistemas Digitales ] Memorias D.Mery 138 Arquitectura de Computadores Celda de memoria BC entrada seleccionar salida leer/escribir (1/0)

139 [ Sistemas Digitales ] Memorias D.Mery 139 Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria BC entrada seleccionar salida leer/escribir (1/0)

140 [ Sistemas Digitales ] Memorias D.Mery 140 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A0A0 A1A1 Unidad de memoria de 4 × 3 bits

141 [ Sistemas Digitales ] Memorias D.Mery 141 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A0A0 A1A1 A0A0 A1A1 D0D0 D1D1 D2D2 D3D3 001000 010100 100010 110001 Decoder 2×4

142 [ Sistemas Digitales ] Memorias D.Mery 142 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A 0 = 1 A 1 = 0 Unidad de memoria de 4 × 3 bits

143 [ Sistemas Digitales ] Memorias D.Mery 143 Arquitectura de Computadores Unidad de memoria de 8 × 8 bits

144 [ Sistemas Digitales ] Memorias D.Mery 144 Arquitectura de Computadores Unidad de memoria de 128 × 8 bits

145 [ Sistemas Digitales ] Memorias D.Mery 145 Arquitectura de Computadores Unidad de memoria RAM (random access memory)

146 [ Sistemas Digitales ] Memorias D.Mery 146 Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits

147 [ Sistemas Digitales ] Memorias D.Mery 147 Arquitectura de Computadores Celda de memoria

148 [ Sistemas Digitales ] Memorias D.Mery 148 Arquitectura de Computadores RAM bit slice

149 [ Sistemas Digitales ] Memorias D.Mery 149 Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output

150 [ Sistemas Digitales ] Memorias D.Mery 150 Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad

151 [ Sistemas Digitales ] Memorias D.Mery 151 Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad

152 [ Sistemas Digitales ] Memorias D.Mery 152 Arquitectura de Computadores 16 x 1 RAM

153 [ Sistemas Digitales ] Memorias D.Mery 153 Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4

154 [ Sistemas Digitales ] Memorias D.Mery 154 Arquitectura de Computadores Chip 64 x 8 RAM

155 [ Sistemas Digitales ] Memorias D.Mery 155 Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM

156 [ Sistemas Digitales ] Memorias D.Mery 156 Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM

157 [ Sistemas Digitales ] Memorias D.Mery 157 Arquitectura de Computadores Memoria ROM (read only memory)

158 [ Sistemas Digitales ] Memorias D.Mery 158 Arquitectura de Computadores Lógica interna de una ROM de 32 × 8

159 [ Sistemas Digitales ] Memorias D.Mery 159 Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad

160 [ Sistemas Digitales ] Memorias D.Mery 160 Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior

161 [ Sistemas Digitales ] Memorias D.Mery 161 Arquitectura de Computadores Fábrica Kingston (Shangai) 2.5 millones de módulos al mes

162 [ Sistemas Digitales ] Memorias D.Mery 162 Arquitectura de Computadores La fábrica por dentro

163 [ Sistemas Digitales ] Memorias D.Mery 163 Arquitectura de Computadores Panel con 8 módulos de memoria

164 [ Sistemas Digitales ] Memorias D.Mery 164 Arquitectura de Computadores Panel ingresando a la etapa de soldadura

165 [ Sistemas Digitales ] Memorias D.Mery 165 Arquitectura de Computadores Inspección de defectos en la soldadura

166 [ Sistemas Digitales ] Memorias D.Mery 166 Arquitectura de Computadores Etiquetado de los módulos

167 [ Sistemas Digitales ] Memorias D.Mery 167 Arquitectura de Computadores Test

168 [ Sistemas Digitales ] Memorias D.Mery 168 Arquitectura de Computadores Sección de control de calidad: test por módulo y en PC

169 [ Sistemas Digitales ] Memorias D.Mery 169 Arquitectura de Computadores Etiquetado final