EXAMEN CORTO SOBRE FLIP-FLOPS

Presentación del tema: "EXAMEN CORTO SOBRE FLIP-FLOPS"— Transcripción de la presentación:

1 EXAMEN CORTO SOBRE FLIP-FLOPS
IMPLEMENTE EL DIAGRAMA DE ESTADO MOSTRADO EN LA FIGURA UTILIZANDO FLIP-FLOPS TIPO JK. SE TRATA DE UN CONTADOR SINCRONO DE 3 BITS.

2 Flip-Flops Elementos de Memoria

3 Interacción entre dispositivos combinacionales y secuenciales
Introducción. Los circuitos lógicos que se han estudiado son solamente combinacionales cuyas salidas dependen estrictamente del estado presente de sus entradas en cualquier instante. Ninguna condición anterior tiene algún efecto en las salidas del presente. Si embargo, en muchas aplicaciones se necesita tener salidas que no solo dependen del estado presente de las entradas sino también del estado anterior. Interacción entre dispositivos combinacionales y secuenciales

4 Flip-Flop. Un circuito flip-flop puede mantener un estado binario en forma indefinida (en tanto se suministre potencia al circuito) hasta que recibe la dirección de una señal de entrada para cambiar de estado. La diferencia principal entre los diversos tipos de flip-flop está en el número de entradas que poseen y en la manera en la cual las entradas afectan el estado binario. Los tipos más comunes de flip-flop se exponen en las diapositivas siguientes. Para analizar la operación del circuito de la figura siguiente, debe recordarse que la salida de una compuerta NOR es 0 si cualquier entrada es 1, y que la salida es 1 sólo cuando todas las entradas son 0. Como punto de inicio, se supone que la entrada ajuste (set) es 1, y la entrada restaurar (reset) es 0. Ya que la compuerta 2 tiene una entrada de 1, su salida Q´ debe ser 0, la cual pone ambas entradas de la compuerta 1 en 0, de modo que la salida Q es 1. Cuando la entrada ajuste se regresa a 0, la salida permanece igual, debido a que la salida Q permanece en 1, dejando una entrada de la compuerta 2 en 1. (Morris Mano)

5 El flip-flop tal como se ha discutido es un circuito secuencial asíncrono. Por la adición de compuertas a las entradas del circuito básico, puede hacerse que el FF responda a niveles de entrada durante la ocurrencia de un pulso de reloj. El flip-flop RS con reloj que se muestra en la figura adjunta consta de un flip-flop básico NOR y dos compuertas AND. Las salidas de las dos compuertas AND permanecen en 0 en tanto que el pulso de reloj (abreviado CP, de las iniciales en inglés de clock-pulse) sea 0, sin importar los valores de entrada S y R. Cuando el pulso de reloj va a 1 se permite que la información de las entradas S y R alcancen al flip-flop básico. El estado de ajuste se alcanza con S=1, R=0 y CP=1. Para cambiar al estado despejado, las entradas deben ser S=0, R=1 y CP=1. Un flip-flop puede ser disparado por pulso o por flanco, este último generalmente es el más común.

6 Estructura lógica interna de un flip-flop SC (Set-clear)
Establecimiento de un latch o flip-flop

7 Restablecimiento de un latch o flip-flop
Formas de onda de entrada al FF y la forma de onda de salida en Q

8 Flip-flop SC activado por reloj

9 Flip-flop RS activado por reloj

10 Flip-flop D activado por reloj

11 Flip-Flop (Latch) tipo RS
Para transferencia de datos (p.e. registros de corrimiento)

12 Flip-Flop (Latch) tipo JK
Para aplicaciones generales

13 Flip-Flop (Latch) tipo D
Para transferencia de datos (p.e. registros de corrimiento)

14 Flip-Flop (Latch) tipo T
Sistemas de complementación (p.e. contadores binarios)

15 …Diseñando con Flip-flops…
El diseño con flip-flops puede resultar de un problema verbal, una tabla de estado ó un diagrama de estado. La tabla de estado (o de transición) y el diagrama de estado en esencia son los mismo bajo diferentes ópticas. La tabla de estado siguiente muestra un sistema de dos bits (A y B) y consta de tres secciones etiquetadas estado presente, estado siguiente y salida. El estado presente indica los estados de los flip-flops antes de la ocurrencia del pulso de reloj. El estado siguiente muestra los estados de los flip-flops después de la aplicación de un pulso de reloj, y la sección de salida lista los valores de las variables de salida durante el estado presente. Las secciones de estado siguiente al igual que la de salida tienen dos columnas, una para x=0 y la otra para X=1.

16 La información de la tabla de estado anterior también puede representarse por medio de un diagrama de estado. En esta diagrama un estado se representa por medio de un círculo y la transición entre estados se indica con flechas dirigidas que conectan los círculos. El número binario dentro de cada círculo identifica el estado que representa el círculo. Las flechas dirigidas están etiquetadas con dos números binarios separados por una diagonal ( / ). El valor de entrada que provoca la transición de estado se etiqueta primero; el número después del símbolo / da el valor de salida durante el estado presente

17 …En seguida se elaboran mapas de Karnaugh para cada flip-flop…

18 !! No olvide usar un flip-flop por cada bit del sistema !!
EJEMPLO Se desea diseñar un circuito secuencial temporizado cuyo diagrama de estado se muestra en la figura siguiente. Se hará la implementación usando los cuatro tipos de flip-flop a fin de ilustrar eficientemente el procedimiento de diseño. !! No olvide usar un flip-flop por cada bit del sistema !!

19 Flip-flops tipo JK Entradas del circuito combinacional
Estado Siguiente Salidas del Circuito Combinacional mi Estado Presente Entrada Entradas del Flip-Flop A B x JA KA JB KB mo X m1 1 m2 m3 m4 m5 m6 m7